

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ Σχολή Ηλεκτρολογών Μηχανικών Και Μηχανικών Υπολογιστών τομέας επικοινώνιων, ηλεκτρονικής & σύστηματών πληροφορικής

Σχεδίαση Direct Conversion δέκτη στη μπάντα των 2.7GHz του δικτύου LTE/4G σε τεχνολογία TSMC90nm

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

του

Φίλιππου Π. Γοζαδίνου

Επιβλέπων : Παύλος-Πέτρος Σωτηριάδης Αναπλ. Καθ. ΕΜΠ

Αθήνα, Ιούνιος 2016



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΤΟΜΕΑΣ ΕΠΙΚΟΙΝΩΝΙΩΝ, ΗΛΕΚΤΡΟΝΙΚΗΣ & ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Σχεδίαση Direct Conversion δέκτη στη μπάντα των 2.7GHz του δικτύου LTE/4G σε τεχνολογία TSMC90nm

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

του

Φίλιππου Π. Γοζαδίνου

Επιβλέπων: Παύλος-Πέτρος Σωτηριάδης Αναπλ. Καθ. Ε.Μ.Π.

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή την 16^η Ιουνίου 2016.

Παύλος-Πέτρος Σωτηριάδης Αναπλ. Καθηγητής Ε.Μ.Π. Νικόλαος Ουζούνογλου Καθηγητής Ε.Μ.Π. Αθανάσιος Δ. Παναγόπουλος Επ. Καθηγητής Ε.Μ.Π.

Αθήνα, Ιούνιος 2016

Φίλιππος Π. Γοζαδίνος

Διπλωματούχος Ηλεκτρολόγος Μηχανικός και Μηχανικός Υπολογιστών Ε.Μ.Π.

Copyright © Φίλιππος Π. Γοζαδίνος Με επιφύλαξη παντός δικαιώματος. All rights reserved.

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.

Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

Περίληψη

Στην παρούσα διπλωματική εργασία παρουσιάζεται η σχεδίαση ενός CMOS RF front-end δέκτη, για το δίκτυο του Long Term Evolution (LTE)/4G, χρησιμοποιώντας την αρχιτεκτονική Direct Conversion. Η συχνότητα λειτουργίας είναι τα 2.7GHz. Γίνεται σχεδίαση των τριών βασικών σταδίων, τα οποία είναι ο ενισχυτής χαμηλού θορύβου (LNA), ο μίκτης και ένα τυπικό φίλτρο ενός πόλου με πραγματικό Opamp. Η σχεδίαση πραγματοποιείται με την επαγγελματική πλατφόρμα Cadence Virtuoso και σε τεχνολογία TSMC 90nm. Το συνολικό κέρδος της αλυσίδας είναι 45.6 dB, ενώ πετυχαίνουμε -22.58 dBm IIP3. Το Noise Figure είναι στα 1.75 dB, ενώ το 1-dB Compression Point είναι στα -34.5 dBm.

Λέξεις Κλειδιά: Cmos, LNA, Mixer, Opamp, Direct Conversion Architecture, Receiver, design, Cadence Virtuoso

Abstract

This thesis presents the design of a CMOS RF front-end receiver for operation in Long Term Evolution (LTE)/4G, making use of the Direct Conversion architecture. The operating frequency is 2.7GHz. The three main stages are being designed which are the low noise amplifier (LNA), the mixer, and a typical single-pole filter with a real Opamp. We make use of the professional Cadence Virtuoso platform in order to design and simulate the circuits in TSMC 90nm technology. The total LNA/Mixer gain is 45.6 dB, while a -22.58 dBm IIP3 is being achieved. The Noise Figure is 1.75 dB, while the 1-dB Compression Point is -34.5 dBm.

Keywords: Cmos, LNA, Mixer, Opamp, Direct Conversion Architecture, Receiver, design, Cadence Virtuoso

Ευχαριστίες

Η παρούσα διπλωματική εργασία εκπονήθηκε στα πλαίσια της φοίτησής μου στο τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών του Εθνικού Μετσόβιου Πολυτεχνείου.

Θα ήθελα να ευχαριστήσω θερμά τον επιβλέποντα καθηγητή μου, Παύλο-Πέτρο Σωτηριάδη, για την εμπιστοσύνη που μου έδειξε και την ανάθεση του συγκεκριμένου, πολύ ενδιαφέροντος, θέματος διπλωματικής. Η παρακολούθηση των μαθημάτων που παραδίδει ήταν για εμένα μία ανεπανάληπτη εμπειρία και ένας από τους λόγους για να αγαπήσω ακόμα περισσότερο τη μικροηλεκτρονική.

Επιπλέον θα ήθελα να ευχαριστήσω την εταιρία Broadcom Semiconductors Hellas S.A. και ιδιαίτερα τον κ. Ιάσωνα Βασιλείου, για την παραχώρηση των προδιαγραφών ενός τόσο απαιτητικού και επίκαιρου κυκλώματος, καθώς επίσης και για τις χρήσιμες συμβουλές τους, κατά τη διάρκεια της παρουσίασης της εργασίας μου στην εταιρία.

Ταυτόχρονα θα ήθελα να ευχαριστήσω τον κ. Γεράσιμο Θεοδωράτο για την πολύτιμη βοήθεια, καθοδήγηση και μεταλαμπάδευση της γνώσης που μου παρείχε, τονίζοντάς μου τα ιδιαίτερα σημεία που έπρεπε να επικεντρωθώ και να αναλύσω. Η συνεισφορά του ήταν καταλυτική για την ολοκλήρωση μιας τόσο δύσκολης και απαιτητικής διπλωματικής.

Ακόμη θα ήθελα να ευχαριστήσω τον διδακτορικό μου, Βασίλειο Ζωγράφο, για την αδιάκοπη παροχή συμβουλών και τις ατέλειωτες συζητήσεις μας, μέσα από τις οποίες έγινα καλύτερος γνώστης του αντικειμένου της μικροηλεκτρονικής, αλλά παράλληλα και ένας σοφότερος άνθρωπος. Επίσης θα ήθελα να ευχαριστήσω τους διδακτορικούς Χάρη Μπασέτα και Νεοκλή Χατζηγεωργίου, καθώς και τα παιδιά του εργαστηρίου, για όλες τις ωραίες στιγμές που περάσαμε στο εργαστήριο.

Δεν θα μπορούσα να ξεχάσω τους καλούς μου φίλους και συμφοιτητές μου, Πολύκαρπο Κόσσυφα, Μάρκο Κοκαβέση, Βασίλη Καλύβα, Δημήτρη Δάγλα, Γιώργο Γεωργικόπουλο, Παναγιώτη Γαλάνη, Γιώργο Μπόσιο, με τους οποίους μοιραστήκαμε πολλά όνειρα, δυσκολίες και χαρές καθ' όλη τη διάρκεια των σπουδών μας.

Τέλος, θα ήθελα να ευχαριστήσω, πάνω από όλους, την οικογένειά μου, και ιδιαίτερα την μητέρα μου, Αναστασία, την αδερφή μου, Σταματούλα, και την σύντροφό μου, Τάνια, για την αδιάκοπη και αστείρευτη ψυχολογική υποστήριξη αλλά και την ανοχή τους στον ιδιότροπο χαρακτήρα μου. Επιπλέον θα ήθελα να ευχαριστήσω τον θείο μου και μέντορά μου, Βασίλη Παπακωνσταντίνου, ο οποίος από την αρχή των σπουδών μου με καθοδηγούσε και μέσα από τις συζητήσεις μας μου έδωσε τα κατάλληλα ερεθίσματα και κίνητρα ώστε να μην σταματώ να αγωνίζομαι.

Πίνακας περιεχομένων

1		E	ισαγωγή	.15
	1.1	ng Term Evolution Cellular Network – 4G/LTE	.15	
	1.2	Avı	τικείμενο διπλωματικής	.15
	1.3	Οργ	γάνωση κειμένου	.18
2		A	ρχιτεκτονική Δέκτη	. 20
	2.1	Пер	οιγραφή της Αρχιτεκτονικής Σχεδίασης	.20
2.2 LO Leakage		LO	Leakage	.22
	2.3	2.3 DC Offsets		.23
	2.4 Even-Order Distortion		en-Order Distortion	.24
	2.5	Flic	ker Noise	.24
	2.6	I/Q	Mismatch	.24
3		E	νισχυτής Χαμηλού Θορύβου – Low Noise Amplifier (LNA)	.25
	3.1	1 Θεωρητική Ανάλυση		.25
	3.1.	1	Ανάλυση Common Source LNA	.25
	3.1.2		Υπολογισμός Noise Figure και Κέρδους	.28
	3.2	Υλο	οποίηση	.32
	3.2.	1	Single-Ended Ενισχυτής	.32
	3.2.	2	Noise Figure	.35
	3.2.	3	Κέρδος	.35
	3.2.	4	Διαφορικός ενισχυτής	.37
4		П	Ιαθητικός Μίκτης Οδηγούμενος από Ρεύμα - Current-Driven Passive Mixer	.40
	4.1	Θεα	υρητική Ανάλυση	.41
	4.1.	1	Μετασχηματισμός αντίστασης	.41
	4.1.	2	Non- Quadrature Αποδιαμόρφωση	.44
	4.1.	3	Quadrature Αποδιαμόρφωση	.46
	4.2	Υλο	οποίηση	.49
	4.2.	1	Mixer Cell	.51
	4.2.	2	Κλασσικός Τρόπος Σχεδίασης Παθητικού Μίκτη	.53

4.2.3 4.2.4		Βέλτιστος Τρόπος Σχεδίασης Παθητικού Μίκτη	56
		Αντίσταση Διακοπτών και Φαινόμενο Σώματος	58
4.3	Σι	ονολική Σχεδίαση: LNA, Mixer και Buffer Ρεύματος	61
4.3.1		Κύκλωμα BaseBand με Ιδανικό Τελεστικό Ενισχυτή	61
4.3.2 4.3.3		Εζωτερικός Πυκνωτής, C _{par} , Παράλληλα στους C _{gs}	66
		Κύκλωμα Baseband με Πραγματικό Τελεστικό Ενισχυτή	71
4.	3.4	Τελικά Αποτελέσματα, Προδιαγραφές, Σύγκριση	72
5		Επίλογος	76
5.1 Σύνοψη και συμπεράσματα			
5.2	М	ελλοντικές επεκτάσεις	77
6		Βιβλιογραφία	78

Κατάλογος Σχημάτων

Σχήμα 1. 1 LTE κανάλι επικοινωνίας	16
Σχήμα 1. 2 Αρχιτεκτονική Πομποδέκτη	17
Σχήμα 1. 3 Αρχιτεκτονική Δέκτη	
Σχήμα 2. 1 Αρχιτεκτονική Direct Conversion	20
Σχήμα 2. 2 Δημιουργία ΑΜ , FM σήματος	21
Σχήμα 2. 3 Zero-IF αποδιαμόρφωση	22
Σχήμα 2. 4 Αποδιαμόρφωση Quadrature	22
Σχήμα 2. 5 LO Leakage	23
Σχήμα 2. 6 DC offsets	23
Σχήμα 3. 1 LNA input	26
Σχήμα 3. 2 Υπολογισμός αντίστασης εισόδου	
Σχήμα 3. 3 Κλάδος LNA	
Σχήμα 3. 4 ΙΚΑΣ για υπολογισμό Noise Figure	
Σχήμα 3. 5 Σχεδίαση LNA	
Σχήμα 3. 6 S11 Smith Chart Matching W	
Σχήμα 3. 7 S11 Smith Chart Matching Lg	
Σχήμα 3. 8 S11 Smith Chart Input Matching	
Σχήμα 3. 9 S11dB20 Input Matching	
Σχήμα 3. 10 Noise Summary	
Σχήμα 3. 11 LNA Noise Figure	
Σχήμα 3. 12 LNA Κέρδος	
Σχήμα 3. 13 S11 Smith Chart με παρασιτικά	
Σχήμα 3. 14 Διαφορικός LNA Cadence	
Σχήμα 4. 1 Παθητικός Single Balanced μίκτης	41
Σχήμα 4. 2 Παθητικός Μίκτης, Baseband αντίσταση	42
Σχήμα 4. 3 Απλοποιημένο Κύκλωμα Μίκτη	44
Σχήμα 4. 4 Τυπικός IQ Δέκτης	47
Σχήμα 4. 5 Direct Conversion Δέκτης	
Σχήμα 4. 6 Direct Conversion Δέκτης Zoom In	50

Σχήμα 4. 10 Transient Analysis	
Σχήμα 4. 11 LO Buffer	53
Σχήμα 4. 12 Mixer Test Bench 2	54
Σχήμα 4. 13 MIxer Core - Body to Ground	55
Σχήμα 4. 14 LC tank	56
Σχήμα 4. 15 Ζ11 Συντονισμός κυκλώματος εξόδου	
Σχήμα 4. 16 Test Bench nMos Triode Region	
Σχήμα 4. 17 Mixer Core - Body to Source	60
Σχήμα 4. 18 Ideal Opamp	61
Σχήμα 4. 19 Τυπικό Φίλτρο Baseband	62
Σχήμα 4. 20 Συνολική Διάταξη LNA/Mixer/ Typical BB Filter	
Σχήμα 4. 21 Συντονισμός S11dB20 LNA - Συντονισμός LC tank, Cseries	64
Σχήμα 4. 22 Mixer Conversion Gain, Cseries VS Ctank	66
Σχήμα 4. 23 Noise Figure	66
Σχήμα 4. 24 Noise Summary	67
Σχήμα 4. 25 Cpar Implementation	68
Σχήμα 4. 26 Lg,Ls VS Cpar	69
Σχήμα 4. 27 dsbNF, IIP3 VS Cpar	69
Σχήμα 4. 28 Passive Gain, Overall Gain VS Cpar	70
Σχήμα 4. 29 Κύκλωμα Opamp	71
Σχήμα 4. 30 Opamp DC Gain and Phase	72
Σχήμα 4. 31 Συντονισμός S11dB20 LNA και Συντονισμός LC tank, Sseries	73

Κατάλογος Πινάκων

Πίνακας 1. 1 Προδιαγραφές Δέκτη, Broadcom Semiconductors Hellas S.A.....19

Πίνακας 3.	1 Τιμές στοιγ	<i>ιείων κυκλώματ</i> ο	ς3΄
------------	---------------	-------------------------	-----

Πίνακας 4. 1 nMOS - Triode Region	59
Πίνακας 4. 2 Sweep για μέγιστο κέρδος μίκτη	65
Πίνακας 4. 3 Προδιαγραφές Ιδανικού ΟΡΑΜΡ με και χωρίς τον Cpar	70
Πίνακας 4. 4 Τελικά αποτελέσματα Συνολικής Τοπολογίας Δέκτη, Σύγκριση με δοσμ	μένες
Προδιαγραφές	75

1

Εισαγωγή

1.1 Long Term Evolution Cellular Network – 4G/LTE

Οι κινητές επικοινωνίες απαιτούν όλο και μεγαλύτερη ταχύτητα αλλά ταυτόχρονα μικρότερη κατανάλωση και μεγαλύτερη διάρκεια μπαταρίας. Έτσι είναι αναγκαίο να υπάρξουν νέες τεχνολογίες και πρότυπα που να μπορούν να υποστηρίξουν μετάδοση μεγαλύτερου όγκου δεδομένων σε μεγάλες ταχύτητες.

1.2 Αντικείμενο διπλωματικής

Ένα από τα τελευταία πρότυπα κινητών τηλεπικοινωνιών που υπάρχουν στην αγορά της κινητής τηλεφωνίας είναι το LTE (Long Term Evolution). Ακολουθεί τα πρότυπα του GSM (Global System for Mobile Communication) και του W-CDMA (Wideband Code Division Multiple Access) τα οποία είναι τα 2G και 3G μέρη του συνεχώς αναπτυσσόμενου προτύπου 3GPP (3rd Generation Partnership Project). Το LTE υπάγεται στην πρώτη γενιά προτύπων που χρησιμοποιούν πακέτα IP και είναι αναπτυγμένο σαν δίκτυο μεταφοράς δεδομένων τη στιγμή που τα GSM και W-CDMA είναι αναπτυγμένα σαν δίκτυα μεταφοράς φωνής με κάποιες βελτιώσεις για να υποστηρίζουν μεταφορά δεδομένων.

Η διαμόρφωση σήματος που χρησιμοποιείται για το δίκτυο LTE είναι η OFDM (Orthogonal Frequency Division Multiplexing) στην οποία το σήμα δεν είναι ένα απλό διαμορφωμένο σήμα RF, αλλά ένας μεγάλος αριθμός, σε μικρή απόσταση μεταξύ τους, ορθογώνιων υπό-φορέων (sub-carriers). Στο LTE δίκτυο αυτοί οι υπό-φορείς βρίσκονται σε απόσταση των 15kHz ενώ το εύρος ζώνης των καναλιών είναι στα 1.4, 3, 5, 10, 15, και 20MHz. Το 90% αυτού του εύρους χρησιμοποιείται από τους sub-carriers, η διαμόρφωση των οποίων μπορεί να είναι QPSK, 16QAM h 64QAM. Η χρήση αυτών των sub-currier έχει σαν

αποτέλεσμα την ομοιόμορφη διανομή της φασματικής συχνότητας ισχύος (PSD) σε όλο το κανάλι, γεγονός που βελτιώνει την αποτελεσματικότητα του data throughput.

Το εύρος ζώνης του καναλιού επικοινωνίας μπορεί να χωριστεί στα λεγόμενα resource block (RBs) ,Σχήμα.1.1, το κάθε ένα από τα οποία έχει 180kHz εύρος. Στο πεδίο του χρόνου επίσης υπάρχει διαχωρισμός της επικοινωνίας σε μικρότερα frames (subframes), τα οποία είναι 1ms. Ο αριθμός των RBs που διατίθεται για κάθε χρήστη διαχειρίζεται ενεργά και ποικίλει από subframe σε subframe ανάλογα με τις απαιτήσεις του throughput.



Σχήμα 1. 1 LTE κανάλι επικοινωνίας

Το χαρακτηριστικό αυτό του LTE θέτει συγκεκριμένες προδιαγραφές για ένα πομποδέκτη. Ο δέκτης θα πρέπει να δέχεται ένα γεμάτο κανάλι εύρους ζώνης, με καλές επιδόσεις σε όλα τα RBs, καθώς τα επιθυμητά εισερχόμενα δεδομένα μπορεί να βρίσκονται στην άκρη της μπάντας ή κοντά στο DC σε έναν Direct Conversion δέκτη. Το γεγονός αυτό θέτει αυστηρές προδιαγραφές για τη σχεδίαση του κυκλώματος. Από την άλλη ο πομπός πρέπει να είναι ικανός να δημιουργεί ένα μονόπλευρο σήμα χωρίς να παράγει ανεπιθύμητα spurs που σχετίζονται με το offset της συχνότητας.

Οι τρόποι λειτουργίας που υποστηρίζει το πρότυπο LTE είναι οι FDD (Frequency Division Duplexing) και TDD (Time Division Duplexing). Στην FFD χρησιμοποιούμε διαφορετικές συχνότητες για το Uplink και το Downlink στα μονοπάτια δεδομένων, ενώ στην TDD μία συχνότητα και για τα δύο, λειτουργώντας τον πομπό και τον δέκτη σε διαφορετικές χρονικές στιγμές, ώστε να αποφύγουμε την παρεμβολή από το ένα κανάλι στο άλλο.



Ένα γενικό διάγραμμα ενός ΙC ολοκληρωμένου κυκλώματος φαίνεται στο Σχ.1.2.

Σχήμα 1. 2 Αρχιτεκτονική Πομποδέκτη

Η αρχιτεκτονική σχεδίασης του δέκτη που χρησιμοποιείται είναι η direct conversion και το κύριο μονοπάτι του δέκτη έχει δέκα common source LNAs, ενώ το diversity μονοπάτι έχει οχτώ. Καθένας από αυτούς τους ενισχυτές χαμηλού θορύβου μπορεί να λειτουργήσει και σε διαφορική συνδεσμολογία εισόδου αλλά και με μονή είσοδο (single ended) σταματώντας τη λειτουργία του ενός κλάδου, ανάλογα με τις ανάγκες. Έχοντας σταδιακή διαβάθμιση του gm της εισόδου του, ο LNA μπορεί να παρέχει μεταβλητό κέρδος και μειωμένη κατανάλωση ρεύματος στα υψηλότερα επίπεδα εισόδου.

Στην εργασία αυτή θα γίνει σχεδίαση του πιο απαιτητικού μέρους του κυκλώματος του δέκτη το οποίο φαίνεται στο Σχ.1.3, το οποίο είναι ο ενισχυτής χαμηλού θορύβου, ο παθητικός μίκτης οδηγούμενος από ρεύμα αλλά και ένα τυπικό στάδιο baseband φίλτρου. Η σχεδίαση του συνολικού κυκλώματος του δέκτη για το δίκτυο του LTE περιλαμβάνει πολλαπλά στοιχεία της ίδιας λειτουργίας και εμείς θα σχεδιάσουμε την κύρια αλυσίδα μέσα από την οποία μπορούμε να βγάλουμε τελικά αποτελέσματα.



Σχήμα 1. 3 Αρχιτεκτονική Δέκτη

1.3 Οργάνωση κειμένου

Η διάρθρωση της διπλωματικής θα γίνει με τη σειρά που εμφανίζονται τα στοιχεία. Στο κεφάλαιο 2 θα αναλύσουμε την αρχιτεκτονική Direct Conversion σε επίπεδο συστήματος και θα πούμε πια είναι τα πλεονεκτήματα αυτής της τοπολογίας αλλά και πώς να ελαχιστοποιήσουμε τα μειονεκτήματά της. Στο κεφάλαιο 3 θα συνεχίσουμε με την θεωρητική ανάλυση του ενισχυτή χαμηλού θορύβου LNA καθώς επίσης θα προχωρήσουμε στην πρώτη υλοποίησή του ως stand-alone κύκλωμα. Στο κεφάλαιο 4, παρόμοια με το προηγούμενο, θα γίνει αρχικά η θεωρητική ανάλυση του κυκλώματος του παθητικού μίκτη αλλά επίσης και του κυκλώματος του baseband φίλτρου. Στο δεύτερο μέρος του κεφαλαίου αυτού θα προχωρήσουμε στην υλοποίηση ενός παθητικού μίκτη οδηγούμενου από ρεύμα και στη συνέχεια θα προσθέσουμε και το κύκλωμα που φτιάξαμε για τον LNA. Τα πρώτα αποτελέσματα καθώς και βέλτιστες λύσεις για τη συνολική σχεδίαση θα πραγματοποιηθούν χρησιμοποιώντας έναν ιδανικό τελεστικό ενισχυτή για το κύκλωμα του baseband φίλτρου, ενώ

συνολική αλυσίδα με πραγματικά στοιχεία θα είμαστε σε θέση να συγκρίνουμε τις προδιαγραφές του συστήματός μας με εκείνες που μας δόθηκαν από την εταιρία Broadcom Semiconductors Hellas S.A. και φαίνονται στον παρακάτω πίνακα 1.1.

Parameter	unit	Conditions	Spec (typical)
Supported band	GHz	Band of operation	2.620- 2.690
Max. Gain	dB		70
Min Gain	dB		5
NF (max gain)	dB	Full chain at maximum RF gain	2.8
NF (min RF gain)	dB	Full chain at maximum LNA gain backoff (max- 35dB)	
Gain step overall	dB	Gain step for gain control	2
IIP2	dBm	Input-referred IIP2, full RX chain, related to TX blocker. Pf1 = -30 dBm, Pf2 = -30dBm. (Power Specified at RFIC input). Two CW signals at freq. f1= fRX - 120MHz, f2 = fRX -121MHz. All gains set to maximum	> 50
IIP3 (wideband)	dBm	Input-referred IIP3, full RX chain, related to Intermodulation RX test. Pf1 = -46dBm, Pf2 = - 46dBm. (Power Specified at RFIC input). Two CW signals at freq. f1= fRX ± 17MHz, f2 = fRX ± 35MHz. RF gain (LNA/mixer) set to maximum, BB gain set to 0dB.	-24
P-1dBin	dBm	LNA Gain set to maximum, BB minimum. In- band tone	-35
Residual DC offset	mV	Post cancellation, worst case DC offset at maximum gain	50
I/Q gain mismatch	dB	Gain/phase mismatch typical numbers. Typical receivers use calibration	0.3
I/O nhasa mismatch	deg	receivers use calibration	2
INA gain ston	dR dR	5 + -/1dB gain sten is ok	5
Gain LNA/mixer maximum	dB	5 · / tub gain step is ok	45
Gain control range LNA	dB	LNA only gain control range	35

Πίνακας 1. 1 Προδιαγραφές Δέκτη, Broadcom Semiconductors Hellas S.A.

2

Αρχιτεκτονική Δέκτη

Η επιλογή μιας αρχιτεκτονικής σχεδίασης δεν γίνεται μόνο σε σχέση με την RF απόδοση που μπορεί να έχει αλλά σχετίζεται και με άλλες παραμέτρους όπως είναι η πολυπλοκότητα, το κόστος, η κατανάλωση ισχύος και ο αριθμός των εξωτερικών στοιχείων που θα χρησιμοποιηθούν. Είναι γνωστό πως η ολοκλήρωση σε υψηλό επίπεδο μπορεί να βελτιώσει την απόδοση του συστήματος σε όλες τις παραπάνω κατευθύνσεις.

2.1 Περιγραφή της Αρχιτεκτονικής Σχεδίασης

Η αρχιτεκτονική που θα χρησιμοποιήσουμε είναι η Direct Conversion, της οποίας η τοπολογία φαίνεται στο Σχ.2. 1.



Σχήμα 2. 1 Αρχιτεκτονική Direct Conversion

Σε αυτή την αρχιτεκτονική, το RF σήμα αποδιαμορφώνεται απ' ευθείας σε zero-IF συχνότητες και με αυτόν τον τρόπο παραλείπουμε ένα μεγάλο μέρος ενδιάμεσων κυκλωμάτων που χρησιμοποιούνταν σε άλλες αρχιτεκτονικές, όπως είναι η Εταιρόδυνη. Σε αυτές τις αρχιτεκτονικές το RF σήμα απόδιαμορφώνεται σε μία ενδιάμεση συχνότητα (IF) και στη συνέχεια αφού περάσει από φίλτρα, που ενδεχομένως να βρίσκονται έξω από το Chip και κοστίζουν, αποδιαμορφωνέται για δεύτερη φορά και δίνουν το τελικό σήμα σε DC συχνότητες. Παραλείποντας όλα αυτά τα ενδιάμεσα στάδια κάνουμε την πολυπλοκότητα της σχεδίασης μικρότερη και τα στοιχεία που χρησιμοποιούμε λιγότερα.

Υπάρχουν τρεις κύριοι παράγοντες, που καθιστούν την αρχιτεκτονική αυτή ανώτερη από τις υπόλοιπες. Αρχικά επειδή δεν έχουμε φαινόμενα Imaging η διαδικασία της σχεδίασης απλοποιείται αρκετά. Επίσης η επιλογή του καναλιού γίνεται από εσωτερικά φίλτρα στο chip, και από ενεργές τοπολογίες με σχετικά απότομα cut-off χαρακτηριστικά. Τέλος τα mixing spurs είναι αρκετά μειωμένα σε αριθμό και είναι ευκολότερο να τα διαχειριστούμε.

Η αρχιτεκτονική θα πρέπει να δημιουργεί δύο μονοπάτια, τα Ι και Q, τα οποία να έχουν 90 μοίρες διαφορά φάσης ώστε όταν αποδιαμορφώνεται ένα ασύμμετρα-διαμορφωμένο σήμα να μην αυτοκαταστρέφεται. Τι είναι όμως αυτό και τι σημαίνει; Για να καταλάβουμε καλύτερα το φαινόμενο θα πρέπει να διαχωρίσουμε τις έννοιες 'συμμετρικά-διαμορφωμένο' και 'ασύμμετρα-διαμορφωμένο' σήμα.

Αρχικά θεωρούμε την δημιουργία του ΑΜ σήματος, Σχ. 2.2(α), όπου ένα πραγματικό baseband σήμα που έχει συμμετρικό φάσμα Sa(f), πολλαπλασιάζεται με το φέρον, και παράγεται ένα φάσμα στην έξοδο που παραμένει συμμετρικό γύρο από το fLO. Έτσι λέμε ότι ένα ΑΜ σήμα είναι συμμετρικό επειδή το διαμορφωμένο του φάσμα φέρει ακριβώς την ίδια πληροφορία και στις δύο πλευρές της συχνότητας του φέροντος.



Σχήμα 2. 2 Δημιουργία ΑΜ , FM σήματος

Τώρα θεωρούμε ένα σήμα FM που δημιουργείται από ταλαντωτή (VCO) ελεγχόμενο από τάση, Σχ.1.2(b). Παρατηρούμε πως όσο η Baseband τάση αυξάνεται, η συχνότητα εξόδου αυξάνεται και το αντίστροφο. Αυτό σημαίνει πως η πληροφορία της πλευράς κάτω από τη συχνότητα του φέροντος είναι διαφορετική από εκείνη στην πάνω πλευρά του. Έτσι λέμε πως τα σήματα FM έχουν ασύμμετρο φάσμα. Τα περισσότερα από τα σχήματα διαμόρφωσης, όπως FSK,QPSK,GMSK και QAM παρουσιάζουν ασύμμετρο φάσμα γύρο από τη συχνότητα του φέροντος. Όπως φαίνεται και στο Σχ.2.3, η αποδιαμόρφωση σε Zero-IF υπερθέτει δύο αντίγραφα του σήματος, με αποτέλεσμα να προκαλείται καταστροφή στην περίπτωση που το φάσμα του σήματος είναι ασύμμετρο.



Σχήμα 2. 3 Zero-IF αποδιαμόρφωση

Για να αποδιαμορφώσουμε το σήμα σε Zero-IF και να αποφύγουμε την αυτοκαταστροφή του σήματος, δημιουργούμε δύο εκδοχές του αποδιαμορφωμένου σήματος που έχουν διαφορά φάσης 90°. Ο παραπάνω τρόπος σχεδίασης ονομάζεται 'αποδιαμόρφωση quadrature' και όπως φαίνεται στο Σχ.2.4, εκτελείτε πολλαπλασιάζοντας το RF σήμα, $x_{RF}(t)$, με τις quadrature φάσεις του ταλαντωτή LO ($\omega_{LO}=\omega_{RF}$). Οι έξοδοι είναι τα δύο σήματα, $x_{BB,I}(t)$ και $x_{BB,Q}(t)$ που ονομάζονται 'quadrature baseband σήματα'. Παρόλο που έχουν το ίδιο φάσμα, τα δύο αυτά σήματα, διαχωρίζονται από τη φάση τους και μαζί μπορούν να κατασκευάσουν την αρχική πληροφορία.



Σχήμα 2. 4 Αποδιαμόρφωση Quadrature

2.2 LO Leakage

Σε έναν direct conversion δέκτη ένα μέρος της ισχύος του ταλαντωτή LO εκπέμπεται από την κεραία λήψης του. Το φαινόμενο αυτό εμφανίζεται διότι δεν υπάρχει ανάστροφη απομόνωση (reverse isolation) και οι πόρτες του μίκτη μπορούν να έχουν κάποια επικοινωνία μεταξύ τους λόγω των παρασιτικών πυκνωτών. Φυσικά το φαινόμενο αυτό είναι μη επιθυμητό καθώς μπορεί να απευαισθητοποιήσει άλλους δέκτες που λειτουργούν στην ίδια μπάντα. Το LO Leakage μπορεί να ελαχιστοποιηθεί με προσεκτική και συμμετρική σχεδίαση του layout του ταλαντωτή και του RF κυκλώματος. Όπως φαίνεται και στο Σχ.2.5, αν το LO παράγει διαφορικές εξόδους και τα LO leakage μονοπάτια προς την είσοδο παραμένουν συμμετρικά, τότε τα δύο σήματα αναιρούνται και δεν έχουμε διαφυγή σήματος προς την κεραία. Έτσι σε μία προσεκτική σχεδίαση το LO leakage υπάρχει μόνο από τυχαίες ασυμμετρίες στο κύκλωμα και στην κυματομορφή του LO.



Σχήμα 2. 5 LO Leakage

2.3 DC Offsets

Εξαιτίας του LO leakage, στο baseband του δέκτη εμφανίζονται DC offsets και δημιουργούν προβλήματα στη σχεδίαση. Όπως φαίνεται και στο Σχ. 2.6, ένα μέρος του in-band LO leakage, kV_{LO} , εμφανίζεται στην είσοδο του LNA. Υπερτιθέμενο στο RF σήμα, V_{RF} , ενισχύεται και πολλαπλασιάζεται με το σήμα του LO. Το φαινόμενο αυτό ονομάζεται 'LO selfmixing' και έχει ως αποτέλεσμα την δημιουργία μιας DC συνιστώσας στο baseband, αφού αν κανείς πολλαπλασιάσει ένα ημίτονο με τον εαυτό του παράγεται ένας DC όρος.



Σχήμα 2. 6 DC offsets

Ένας DC όρος δεν θα μας επηρέαζε το επιθυμητό σήμα αφού είναι σταθερός, όμως επειδή ενισχύεται αρκετά dB από τις ενισχυτικές μονάδες του κυκλώματος, η τιμή του στο baseband θα μπορούσε να είναι αρκετά μεγάλη ώστε να κοραίνει τα κυκλώματα του baseband και να μην μπορεί να γίνει ανίχνευση του σήματος.

2.4 Even-Order Distortion

Οταν κάνουμε χρήση της direct conversion αρχιτεκτονικής, η παραμόρφωση δεύτερης τάξης είναι ένα θέμα που πρέπει να λάβουμε υπόψη. Αν έχουμε δύο ισχυρούς παρεμβολείς κοντά στο επιθυμητό κανάλι, τότε λόγω της μη γραμμικότητας του LNA μπορεί να δημιουργηθεί ένα bit χαμηλής συχνότητας. Αν μετά τον ενισχυτή χαμηλού θορύβου είχαμε έναν ιδανικό μίκτη τότε δεν θα υπήρχε κάποιο πρόβλημα, διότι ο όρος αυτός χαμηλής συχνότητας συχνότητας. Όμως επειδή ο μίκτης δεν είναι ιδανικός υπάρχει, λόγω του RF feedthrough, απευθείας διαφυγή αυτού του σήματος από την πόρτα RF του μίκτη, στην πόρτα του baseband. Αυτή η διαδικασία καθιστά εφικτή τη μετάδοση ενός σήματος παρεμβολέα χαμηλής συχνότητας μέσα από το μίκτη με αποτέλεσμα τη καταστροφή του επιθυμητού σήματος.

2.5 Flicker Noise

Αφού το αποδιαμορφωμένο φάσμα του σήματος είναι γύρο από το μηδέν, ο 1/f flicker noise των στοιχείων θα καταστρέψει το σήμα, ειδικά σε CMOS τεχνολογίες. Το γεγονός αυτό απαιτεί το κέρδος του LNA μαζί με τον μίκτη να είναι αρκετά μεγάλο. Ο flicker noise υπάρχει λόγω του DC ρεύματος που ρέει μέσα από τα στοιχεία. Αν δεν υπάρχει σταθερό ρεύμα τότε ο θόρυβος αυτός ελαχιστοποιείται. Παράλληλα καθώς τα κυκλώματα του baseband λειτουργούν σε χαμηλές συχνότητες, μπορούμε να μεγαλώσουμε το μέγεθος των στοιχείων τους ώστε να μικρύνουμε τον 1/f θόρυβο.

2.6 I/Q Mismatch

Στα σήματα που διαμορφώνονται είτε με φάση είτε με συχνότητα, ένας direct conversion δέκτης θα πρέπει να πραγματοποιεί quadrature μίξη. Όπως έχουμε περιγράψει και παραπάνω αυτό επιτυγχάνεται βάζοντας 90° διαφορά φάσης στα σήματα του LO. Όμως σε αυτή τη διαδικασία θα υπάρξει κάποιο σφάλμα στη φάση αλλά και στο πλάτος μεταξύ των σημάτων του Ι και του Q μονοπατιού, με αποτέλεσμα να αυξάνεται το bit error rate. Είναι επιθυμητό να διατηρήσουμε το πλάτος του mismatch κάτω από 1dB ενώ το σφάλμα της φάσης κάτω από 5°. Παρόλα αυτά το είδος της διαμόρφωσης είναι αυτό που θα μας καθορίσει το I/Q mismatch.

3

Ενισχυτής Χαμηλού Θορύβου – Low Noise Amplifier (LNA)

Ο ενισχυτής χαμηλού θορύβου – Low Noise Amplifier (LNA), είναι το πρώτο ενεργό στοιχείο της αλυσίδας του δέκτη. Θα πρέπει η σχεδίασή του να παρέχει αρκετά μεγάλο κέρδος, ώστε να μειώνεται η επίδραση στον θόρυβο από τα κυκλώματα που έπονται. Ταυτόχρονα είναι σημαντικό να γίνεται καλό ταίριασμα της εισόδου του για να έχουμε μέγιστη μεταφορά ισχύος. Στο κεφάλαιο αυτό θα παρουσιάσουμε τη βασική τοπολογία ενισχυτή χαμηλού θορύβου. Στη συνέχεια θα προχωρήσουμε στο κομμάτι της σχεδίασης και θα δείξουμε τις βασικές αρχές σχεδίασης μαζί με αποτελέσματα και γραφικές παραστάσεις.

3.1 Θεωρητική Ανάλυση

3.1.1 Ανάλυση Common Source LNA

Προκειμένου να σχεδιάσουμε έναν ενισχυτή που να παρέχει 50Ω αντίσταση εισόδου, θα πρέπει να χρησιμοποιήσουμε ενεργά στοιχεία, όπως πηνία. Με αυτό τον τρόπο δεν εισέρχεται επιπλέον θόρυβος στο κύκλωμα όπως στην περίπτωση που χρησιμοποιούσαμε ωμικά στοιχεία, αντιστάσεις, για να κάνουμε ταίριασμα της εισόδου στα 50Ω.

Έτσι για να μπορέσουμε να σχεδιάσουμε ένα κύκλωμα χωρίς να βάλουμε αντιστάσεις, χρειάζεται ένα τρανζίστορ σε συνδεσμολογία κοινής πηγής (common source) με εκφυλισμένη πηγή και χρήση πηνίου. Μια αρχική σχεδίαση αυτής της μορφής φαίνεται στο Σχ. 3.1.



Σχήμα 3. 1 LNA input

Σκοπός του κυκλώματος αυτού είναι να μπορεί να παρέχει μία αντίσταση εισόδου(Z_{in}) στα 50Ω, με μηδενικό φανταστικό μέρος, και θα θέλαμε αυτή η τιμή να είναι σταθερή και ανεξάρτητη της συχνότητας. Υπολογίζουμε την αντίσταση εισόδου, παραλείποντας αρχικά του πυκνωτές C_{GD} και C_{SB} του τρανζίστορ. Έτσι το ρεύμα I_X ρέει όλο προς τον πυκνωτή C_{GS1} και δημιουργείται μία gate-source τάση ίση με $I_X/(C_{GS1}s)$ με αποτέλεσμα το ρεύμα της υποδοχής (drain) να είναι ίσο με $g_mV_{GS} = g_mI_X/(C_{GS1}s)$. Τα δύο αυτά ρεύματα ρέουν μέσα από το πηνίο Ls και παράγουν μία τάση

$$V_P = (I_X + \frac{g_m I_X}{c_{GS1S}}) L_S S$$
(3.1)

Όμως αφού $V_X = V_{GS1} + V_P$ έχουμε

$$Z_{in} = \frac{V_X}{I_X} = \frac{1}{C_{GS1S}} + L_S S + \frac{g_m L_S}{C_{GS1}}$$
(3.2)

Έτσι βλέπουμε πως η αντίσταση εισόδου έχει ένα πραγματικό μέρος και ένα φανταστικό. Επιλέγοντας τιμές ώστε να μηδενίζεται το φανταστικό μέρος, παρατηρούμε πως μπορούμε να πετύχουμε το πραγματικό μέρος να είναι ίσο με 50Ω αλλά και παράλληλα ανεξάρτητο της συχνότητας.

Στην περίπτωση που λάβουμε υπόψη και τον πυκνωτή C_{GD1} του τρανζίστορ εισόδου και θεωρήσουμε πως το φορτίο στο drain είναι μία αντίσταση R_1 ίση με $1/g_m$ όπως αν είχαμε cascode, Σχ.3.2, η αντίσταση εισόδου υπολογίζεται παρακάτω.



Σχήμα 3. 2 Υπολογισμός αντίστασης εισόδου

Apó το ισοδύναμο κύκλωμα ασθενούς σήματος, το ρεύμα που ρέει προς το πηνίο Ls είναι ίσο με $V_1C_{GSS} + g_mV_1$ και άρα $V_X = V_1 + (V_1C_{GSS} + g_mV_1)L_{SS}$. Επίσης το ρεύμα που ρέει από την αντίσταση R_1 είναι ίσο με $I_X - V_1C_{GS1}s - g_mV_1$, και έτσι πετυχαίνουμε

$$V_X = (I_X - V_1 C_{GS1} s - g_m V_1) R_1 + (I_X - V_1 C_{GS} s) \frac{1}{c_{GDS}}$$
(3.3)

Αντικαθιστώντας ως προς V1 στην παραπάνω σχέση υπολογίζουμε την αντίσταση εισόδου συμπεριλαμβάνοντας και τον πυκνωτή C_{GD1}.

$$Z_{in} = \frac{V_X}{I_X} = \frac{1}{C_{GS} \ s} + L_S + \frac{g_m L_S}{C_{GS}} \left[1 - \frac{2C_{GD1}}{C_{GS1}} - L_S C_{GD1} s^2 - \left(R_1 C_{GD1} + g_m L_S \frac{C_{GD1}}{C_{GS1}} \right) s \right] (3.4)$$

Αν υποθέσουμε πως επικρατούν οι δύο πρώτοι όροι μέσα στις αγκύλες της παραπάνω σχέσης βλέπουμε πως η αντίσταση εισόδου πέφτει κατά μία τιμή ίση με 1 - 2C_{GD1}/C_{GS1.}

Στην παραπάνω σχεδίαση μπορεί κανείς να παρατηρήσει πως είναι δύσκολο να βρει τιμές που να βάζουν το πραγματικό μέρος στα 50Ω και ταυτόχρονα να μηδενίζουν το φανταστικό μέρος. Για να μπορέσουμε να αντιμετωπίσουμε το πρόβλημα αυτό τοποθετούμε ένα πηνίο L_g στην είσοδο του gate και αν υπολογίσουμε την αντίσταση εισόδου βλέπουμε ότι είναι

$$Z_{in} = \frac{V_X}{I_X} = \frac{1}{C_{GS1}s} + (L_G + L_S)s + \frac{g_m L_S}{C_{GS1}}$$
(3.5)

Πλέον μπορούμε να επιλέξουμε τιμές για τις παραμέτρους του τρανζίστορ, g_m και C_{GS} , καθώς και για το πηνίο L_S ώστε να πετυχαίνουμε αντίσταση εισόδου 50Ω και με την προσθήκη του πηνίου L_G πολύ εύκολα μηδενίζουμε το φανταστικό μέρος.

Το ερώτημα τώρα είναι πως μπορεί να επηρεάσει το κύκλωμα η είσοδος ενός ακόμα πηνίου όπως το L_g. Σε ένα πραγματικό πηνίο που είναι integrated στο chip, ο παράγοντας ποιότητας Q (quality factor) θα είναι πολύ μικρότερος (της τάξης 5 με 8) σε σχέση με ένα εξωτερικό πηνίο(της τάξης 20 με 25). Έτσι η παρασιτική αντίσταση σε σειρά που βάζει ένα integrated πηνίο είναι L_Gω/Q και λαμβάνει μία τιμή 10 με 15Ω, η οποία είναι συγκρίσιμη με την αντίσταση εισόδου των 50Ω, με αποτέλεσμα να ρίχνει αρκετά το Noise Figure του κυκλώματος. Για το λόγο αυτό πολλές φορές το πηνίο L_g το τοποθετούμε έξω από το chip.

Στη σχεδίαση του ενισχυτή χαμηλού θορύβου είναι σύνηθες να τοποθετούμε ακόμη ένα τρανζίστορ σε συνδεσμολογία κοινής πύλης (common gate) πάνω από το common source όπως φαίνεται στο Σχ.3.3. Έτσι η συνολική συνδεσμολογία είναι cascaded και μπορούμε να απομονώσουμε το φορτίο της εξόδου από την είσοδο.



Σχήμα 3. 3 Κλάδος LNA

Ως φορτίο εξόδου χρησιμοποιούμε πάλι πηνίο ώστε η παρασιτική του αντίσταση (R₁) να είναι μικρή και να μην εισάγει θόρυβο αλλά παράλληλα να πετυχαίνουμε μεγαλύτερο headroom αφού η πτώση τάσης στο πηνίο είναι μικρή.

3.1.2 Υπολογισμός Noise Figure και Κέρδους

Υπολογίζουμε το Noise Figure του κυκλώματος παραλείποντας φαινόμενα όπως το φαινόμενο σώματος, early και C_{GD} για να πάρουμε μία πιο απλοποιημένη πρώτη εντύπωση. Το ίσοδύναμο κύκλωμα φαίνεται στο Σχ.3.4. Ο θόρυβος του τρανζίστορ εισόδου M1 αντιπροσωπεύεται από μία πηγή θορύβου ρεύματος I_{n1} με $\overline{I_{n1}^2} = 4kT\gamma g_m$. Προς το παρόν θεωρούμε πως η έξοδος που μας ενδιαφέρει είναι το ρεύμα I_{out}.



Σχήμα 3. 4 ΙΚΑΣ για υπολογισμό Noise Figure

Έχουμε λοιπόν ότι $I_{out} = g_m V_1 + I_{n1}$. Επίσης το πηνίο Ls έχει μία τάση $L_s s(I_{out} + V_1 C_{GS1} s)$ και με νόμο τάσεων του Kirchhoff στην είσοδο έχουμε

$$V_{in} = (R_S + L_G s) V_1 C_{GS1} s + V_1 + L_S s (I_{out} + V_1 C_{GS1} s)$$
(3.6)

Αντικαθιστώντας το Iout στην παραπάνω σχέση έχουμε

$$V_{in} = I_{out}L_{S}s + \frac{(L_{S} + L_{G})C_{GS1}s^{2} + 1 + R_{S}C_{GS1}s}{g_{m}}(I_{out} - I_{n1})$$
(3.7)

Σε αυτό το σημείο θα πρέπει να τονίσουμε πως τα στοιχεία εισόδου σχεδιάζονται ώστε να συντονίζουν στην συχνότητα ενδιαφέροντος, ω₀. Αυτό σημαίνει ότι το φανταστικό μέρος της αντίστασης εισόδου θα πρέπει να είναι ίσο με μηδέν, οπότε παίρνουμε ότι

$$(L_{S} + L_{G})C_{GS1}j\omega_{0}^{2} + 1 = 0, \gamma \iota \alpha s = j\omega_{0}.$$
(3.8)

Άρα τελικά η σχέση (3.7) γίνεται

$$V_{in} = I_{out} \left(j L_S \omega_0 + \frac{j \omega_0 R_S C_{GS1}}{g_m} \right) - I_{n1} \frac{j \omega_0 R_S C_{GS1}}{g_m}$$
(3.9)

Στην παραπάνω σχέση αν μηδενίσουμε τη πηγή θορύβου ρεύματος ($I_{n1}=0$), τότε μπορούμε να βγάλουμε μία σχέση που μας δίνει το κέρδος διαγωγιμότητας του ενισχυτή

$$\left|\frac{I_{out}}{V_{in}}\right| = \frac{1}{\omega_0(\mathcal{L}_S + \frac{R_S C_{GS1}}{g_m})}$$
(3.10)

Αντίστοιχα με πριν αν μηδενίσουμε την πηγή τάσης στην είσοδο (V_{in}=0), τότε μπορούμε να υπολογίσουμε το θόρυβο στην έξοδο εξαιτίας του τρανζίστορ εισόδου M1:

$$\left|I_{n,out}\right|_{M1} = \left|I_{n1}\right| \frac{R_s C_{GS1}}{g_m L_s + R_s C_{GS1}}$$
(3.11)

Θέλοντας το πραγματικό μέρος της αντίστασης εισόδου να είναι 50Ω παίρνουμε ότι

$$\frac{g_m L_S}{c_{GS1}} = R_S \tag{3.12}$$

Και αντικαθιστώντας στον παραπάνω τύπο ο θόρυβος στην έξοδο γίνεται

$$\left|I_{n,out}\right|_{M1} = \frac{|I_{n1}|}{2} \tag{3.13}$$

$$\overline{I_{n,out}^2}_{M1} = kT\gamma g_m. \tag{3.14}$$

Συνεπώς αν διαιρέσουμε τον θόρυβο εξόδου του ρεύματος με τη διαγωγιμότητα του κυκλώματος και με 4kTRs και στο αποτέλεσμα προσθέσουμε τη μονάδα, θα πάρουμε το Noise Figure του κυκλώματος

NF = 1 +
$$g_m R_s \gamma(\frac{\omega_0}{\omega_T})$$
, όπου $\omega_T = g_m/C_{GS1}$ (3.15)

το αποτέλεσμα αυτό φυσικά ισχύει για τη συχνότητα συντονισμού και με την προϋπόθεση ότι έχει γίνει ταίριασμα στην είσοδο.

Αν στην παραπάνω ανάλυση συνυπολογίσουμε και το θόρυβο που μπαίνει στο κύκλωμα από την παρασιτική αντίσταση (R_G) του πηνίου L_G αλλά και την παρασιτική αντίσταση (R_1) του πηνίου L_D , τότε, με παρόμοια ανάλυση καταλήγουμε πως η τιμή για το Noise Figure είναι:

$$\mathbf{NF} = \mathbf{1} + \frac{R_G}{R_S} + \mathbf{g}_{\mathbf{m}} \mathbf{R}_{\mathbf{s}} \boldsymbol{\gamma} \left(\frac{\omega_0}{\omega_T}\right)^2 + \frac{4R_S}{R_1} \left(\frac{\omega_0}{\omega_T}\right)^2, \quad \text{órov } \boldsymbol{\omega}_{\mathbf{T}} = \mathbf{g}_{\mathbf{m}} / \mathbf{C}_{\mathbf{GS1}} \quad (3.16)$$

Κοιτώντας το Σχ.3.3 μπορούμε να δούμε πως στα άκρα του πηνίου L_G υπάρχει ένα παθητικό κέρδος (Passive Gain) που είναι ίσο με

$$\frac{V_G}{V_{in}} = \frac{1}{2} \left(1 + \frac{L_G \omega_0}{R_S} \right) \tag{3.17}$$

Παρατηρώντας αυτή τη σχέση, κανείς βλέπει ότι ο όρος $\frac{L_G \omega_0}{R_S}$ είναι ίσος με το quality Factor Q του σε σειρά συνδυασμού του πηνίου L_G με την αντίσταση της κεραίας R_s. Όμως αυτό το κέρδος τάσης της εισόδου ευθύνεται για τη χειροτέρεψη του IP3 και του 1-dB Compression Point.

Το κέρδος τάσης της εξόδου προς την είσοδο είναι το γινόμενο της διαγωγιμότητας με την αντίσταση φορτίου, R₁:

Και άρα

$$\frac{V_{out}}{V_{in}} = \frac{\omega_T R_1}{2\omega_0 R_S} = \frac{R_1}{2L_S \omega_0}$$
(3.18)

Επίσης κάνοντας χρήση του παθητικού κέρδους και του κέρδους διαγωγιμότητας υπολογίζουμε το κέρδος τάσης από το gate του τρανζίστορ M1 στο drain του:

$$\frac{V_X}{V_G} = \frac{R_S}{L_S\omega_0} \cdot \frac{R_1 + r_{o2}}{(1 + g_{m2}r_{o2})(R_S + L_G\omega_0)}$$
(3.19)

3.2 Υλοποίηση

Έχοντας κάνει την θεωρητική ανάλυση του LNA, προχωράμε τώρα στο κομμάτι των προσομοιώσεων του κυκλώματος επάνω στην επαγγελματική πλατφόρμα του Cadence. Η σχεδίαση γίνεται σε στάδια, σχεδιάζοντας πρώτα ένα απλό single-input και single-output LNA με ιδανικά πηνία ώστε να δούμε τη λειτουργία του, ενώ βαθμιαία ο ενισχυτής γίνεται differential-input αλλά και differential-output χρησιμοποιώντας πραγματικά πηνία, εξομοιώνοντας έτσι έναν πραγματικό ενισχυτή χαμηλού θορύβου.

3.2.1 Single-Ended Ενισχυτής

Όπως είδαμε και στην θεωρητική ανάλυση του ενισχυτή η σχέση που παίζει το μεγαλύτερο ρόλο στη σχεδίαση είναι αυτή για την αντίσταση της εισόδου, την οποία την παραθέτουμε και εδώ για λόγους πληρότητας.

$$Z_{in} = \frac{V_X}{I_X} = \frac{1}{C_{GS1}s} + (L_G + L_S)s + \frac{g_m L_S}{C_{GS1}}$$
(3.20)

Στην παραπάνω σχέση θέλουμε το πραγματικό μέρος να είναι 50Ω, ενώ το φανταστικό μέρος θέλουμε να μηδενίζεται για τη συχνότητα συντονισμού ω₀.



Σχήμα 3. 5 Σχεδίαση LNA

Έτσι ξεκινάμε τη σχεδίαση θέλοντας να πετύχουμε τα παραπάνω. Αρχικά σχεδιάζουμε στο Cadence το κύκλωμα που φαίνεται στο Σχ.3.5. Χρησιμοποιώντας το κύκλωμα πόλωσης του ενισχυτή κρατάμε το ρεύμα του κλάδου του LNA σταθερό και επιλέγουμε μια μικρή τιμή για το πηνίο εκφυλισμού Ls. Ύστερα τρέχουμε παραμετρικές ως προς το πλάτος (width) του τρανζίστορ εισόδου και κοιτάμε την τιμή του W στον χάρτη smith για την οποία η γραφική παράσταση του S11 να διασχίζει την καμπύλη των 50Ω, Σχ.3.6. Σε αυτό το σημείο έχουμε καταφέρει το πραγματικό μέρος της αντίστασης εισόδου να γίνει ίσο με 50Ω.



Σχήμα 3. 6 S11 Smith Chart Matching W

Τώρα κρατώντας αυτή τη τιμή για το W του τρανζίστορ εισόδου τρέχουμε παραμετρική ως προς το πηνίο L_G και επιλέγουμε την τιμή του ώστε στο χάρτη smith το S11 να περνά ακριβώς από τα 50Ω, Σχ.3.7. Με αυτό τον τρόπο καταφέρνουμε να μηδενίσουμε το φανταστικό μέρος της αντίστασης εισόδου.



Σχήμα 3. 7 S11 Smith Chart Matching Lg

Έχοντας πλέον βρει το κατάλληλο Width (W) αλλά και το κατάλληλο L_G αν τρέξουμε ανάλυση SP και δούμε στον χάρτη Smith το S11 θα δούμε πως για την επιθυμητή συχνότητα (f=2.7GHz) η γραφική παράσταση περνά από τα 50Ω, Σχ.3.8.



Σχήμα 3. 8 S11 Smith Chart Input Matching

Παράλληλα μπορούμε να δούμε πως η τιμή του S11 σε dB20 συναρτήσει της συχνότητας γίνεται πολύ μικρή για την συχνότητα ενδιαφέροντος, δηλαδή f=2.7GHz, Σχ.3.9.





Με αυτό τον τρόπο, χρησιμοποιώντας στο πρώτο στάδιο της σχεδίασης ιδανικά πηνία έχουμε καταφέρει να ταιριάξουμε την είσοδο για μέγιστη μεταφορά ισχύος.

Στην παραπάνω σχεδίαση συντονίζουμε και το φορτίο της εξόδου, LC tank, στη συχνότητα ενδιαφέροντος. Βέβαια ο τρόπος με τον οποίο γίνεται η βέλτιστη σχεδίαση του φορτίου εξόδου του ενισχυτή θα φανεί αναλυτικά στο κεφάλαιο που σχεδιάζουμε τον μίκτη.

3.2.2 Noise Figure

Τρέχοντας μία ανάλυση θορύβου μπορούμε να υπολογίσουμε το Noise Figure του LNA, Σχ.3.11, καθώς επίσης μπορούμε να τυπώσουμε το Noise Summary, Σχ.3.10, ώστε να δούμε πια ακριβώς στοιχεία του κυκλώματος δημιουργούν τον περισσότερο θόρυβο. Εδώ έχοντας ιδανικά στοιχεία βλέπουμε πως ο θόρυβος προέρχεται από το τρανζίστορ εισόδου με ένα Noise Figure 0.4dB για τη συχνότητα 2.7GHz. Στη συνέχεια θα δούμε πως θα αλλάξει αυτή η τιμή καθώς θα βάζουμε και άλλα στοιχεία μη ιδανικά.



Σχήμα 3. 11 LNA Noise Figure

Σχήμα 3. 10 Noise Summary

3.2.3 Κέρδος

Το κέρδος του ενισχυτή είναι σημαντικό να είναι αρκετά μεγάλο, ώστε να περιορίσουμε το θόρυβο που βάζουν στην αλυσίδα τα επόμενα στάδια. Τρέχοντας μία AC ανάλυση, το κέρδος που παίρνουμε για τη διάταξη του Σχ.3.5, όπως φαίνεται και στο Σχ.3.12, είναι 37.4dB.

Πραγματικά πηνία

Στη συνέχεια θέλουμε να κάνουμε τα πηνία να συμπεριφέρονται σαν πραγματικά. Για το σκοπό αυτό τοποθετούμε εσωτερική παρασιτική αντίσταση σε σειρά με κάθε πηνίο, Rp, αλλά και παρασιτικό πυκνωτή παράλληλα σε κάθε πηνίο, Cp, με τιμές που μεταβάλλονται ανάλογα την τιμή που παίρνει το πηνίο και φαίνονται παρακάτω.

- L [nH]
- Rp=2.0*L^0.45 [Ω]
- Cp=0.055*L^0.65 [pF]



Έχοντας βάλει αυτές τις παρασιτικές τιμές τώρα, κάνοντας την διαδικασία με τους χάρτες Smith για να βρούμε το Win και το Lg το πρόβλημα που αντιμετωπίζουμε λόγω των παρασιτικών είναι ότι όταν θα βρούμε την τιμή για το Win για την οποία η γραφική κροσάρει τον κύκλο των 50Ω και μετά πάμε να τρέξουμε παραμετρική για το Lg, ενώ θα αναμέναμε να δούμε οι τιμές να εφάπτονται με τον κύκλο των 50Ω, παρατηρούμε πως αυτό δεν γίνεται και παίρνουμε την παρακάτω κυματομορφή, Σχ.3.13. Το σημείο M5 επάνω στη γραφική θα έπρεπε να βρίσκεται εκεί που είναι το σημείο 1 για ένα ιδανικό πηνίο.



Σχήμα 3. 13 S11 Smith Chart με παρασιτικά
Για να μπορέσουμε λοιπόν να ταιριάξουμε την είσοδο ώστε στα 2.7GHz η γραφική του S11 στο χάρτη Smith να διασχίζει τα 50Ω, θα πρέπει να αλλάζουμε την τιμή του πηνίου δυναμικά.

Παρακάτω ακολουθεί ένας συγκεντρωτικός Πίνακας 3.1 με όλες τις τιμές για τα διάφορα στοιχεία του κυκλώματος ώστε να καταλήξουμε στην καλύτερη περίπτωση.

Parameter	Case 1	Case 2	Case 3	Case 4	Case 5	Case 6	Case 7	Case 8	Case 9	Case 10	Case 11
Cload	3.313p	3.184p	3.184p	3.184p							
Lload	1n	1n									
Rload	0.5	0.5	0.5	2	2	2	2	2	2	2	2
CLload	-	-	-	-	-	-	-	-	0.05p	0.05p	0.05p
Lg	7.386n	31.27n	12.6n	0.5n	4.95n		12.1n	15.2n	3.61n	6.8n	7.66n
RLg	1	1	1	3.68	4.1		6.14	6.8	3.56	4.73	4.99
CLg	-	-	-	-	-	-	-	-	0.12p	0.19p	0.20p
Ls	0.5n	0.25n	0.375n	0.5n	0.375	0.25n	0.15n	0.15n	0.5n	0.15n	0.1n
RLs	1	1	1	1.46	1.28	1.07	0.85	0.85	1.46	0.85	0.7
CLs	-	-	-	-	-	-	-	-	0.03p	0.016p	0.012p
Win	260u	66u	153u	663u	484u		184u	154u	632u	212u	163u
Wcasc	100u	100u	153u	100u	100u		100u	150u	100u	150u	150u
S11	-67	-53	-45	-56	-67	-39	-62	-54	-56	-59	-74
S22	-7u	-13u	-8u	-1.9u	-2	-2u	-2u	-2.3u	-2u	-2.1u	-2.2u
NF	0.4	2.24	0.7	0.8	0.7	0.8	1	1.2	0.9	1.37	1.8
Ac-gain	37	46	41	23	26	29	33	34	24	32.7	34

Πίνακας 3. 1 Τιμές στοιχείων κυκλώματος

Οι τιμές που προκύπτουν στον παραπάνω πίνακα είναι για τη σχεδίαση του singleinput, single-output ενισχυτή από τις οποίες επιλέγουμε τις τιμές για το Case 11, ώστε να συνεχίσουμε στη σχεδίαση του διαφορικού ενισχυτή.

3.2.4 Διαφορικός ενισχυτής

Έχοντας πλέον σχεδιάσει τον single ended LNA θα προχωρήσουμε την σχεδίαση στο επόμενο βήμα που είναι να κάνουμε τον ενισχυτή διαφορικό, Σχ.3.14. Κάνοντας τον LNA διαφορικό θα βελτιώσουμε το IP₂ καθώς στα συμμετρικά κυκλώματα δεν υπάρχει παραμόρφωση άρτιας τάξης. Φυσικά στα πραγματικά κυκλώματα υπάρχει μία τυχαία ασυμμετρία που έχει σαν αποτέλεσμα την ύπαρξη IP2 η οποία όμως εξακολουθεί να παραμένει σε πολύ ικανοποιητικές τιμές.

Πάμε τώρα να προσδιορίσουμε την τιμή της αντίστασης που βλέπει ο LNA. Αφού η κεραία που προηγείται του ενισχυτή είναι γενικά single-ended θα πρέπει να χρησιμοποιηθεί

ένας μετασχηματιστής πριν τον LNA ώστε να γίνει μετατροπή από single-ended σε differential. Ο μετασχηματιστής ονομάζεται 'balun', ένα ακρωνύμιο για ' balanced-tounbalanced' μετατροπή γιατί αν αντιμεταθέσουμε τις δύο πόρτες του, τότε μπορεί να πραγματοποιηθεί differential σε single-ended μετατροπή. Στο cadence θα το βρούμε στη βιβλιοθήκη AnalogLib με την ονομασία xfmr.

Αν η αντίσταση της κεραίας είναι 50Ω και χρησιμοποιήσουμε ένα 1-προς-1 balun τότε η αντίσταση που βλέπει ο ενισχυτής διαφορικά είναι 50Ω. Έτσι η single-ended αντίσταση εισόδου του καθενός από τα δύο ημι-κυκλώματα πρέπει να είναι 25Ω.



Σχήμα 3. 14 Διαφορικός LNA Cadence

Στον common source ενισχυτή που σχεδιάζουμε εμείς γνωρίζουμε πως η αντίσταση εισόδου του καθενός από τα δύο ημικυκλώματα είναι ίση με $L_s\omega_\tau$ και πρέπει τώρα να μειωθεί στο μισό. Για να το πετύχουμε αυτό απλά μειώνουμε το πηνίο Ls στο μισό. Θεωρούμε πως το πλάτος W και το ρεύμα πόλωσης Ibias του καθενός από τα δύο τρανζίστορ εισόδου είναι ίδια με εκείνα του single-ended LNA.

Μειώνοντας όμως το πηνίο Ls στο μισό η τιμή του θα γίνει πολύ μικρή, Ls=0.05nH, για την οποία δεν υπάρχει πραγματικό πηνίο που να παίρνει τόσο μικρή τιμή. Οπότε αυτό που μπορούμε να κάνουμε είναι να χρησιμοποιήσουμε το balun σε συνδεσμολογία 1-προς-2. Έτσι ο ενισχυτής θα βλέπει διαφορικά αντίσταση εισόδου 100Ω αντί για 50Ω, ενώ από τη μεριά της κεραίας η αντίσταση θα φαίνεται μισή, δηλαδή 50Ω. Με αυτό τον τρόπο δεν χρειάζεται να αλλάξουμε τις τιμές των πηνίων του κυκλώματος και παράλληλα να πετυχαίνουμε ταίριασμα στην είσοδο στα 50Ω.

Προχωράμε τώρα στη ανάλυση και σχεδίαση του επόμενου κυκλώματος, που είναι ο μίκτης, στον οποίο θα δείξουμε με πιο τρόπο γίνεται και η σχεδίαση του φορτίου του LNA (LC tank).

4

Παθητικός Μίκτης Οδηγούμενος από Ρεύμα -Current-Driven Passive Mixer

Σε αυτό το κεφάλαιο θα παρουσιάσουμε τις ιδιότητες ενός παθητικού μίκτη, οδηγούμενο από ρεύμα με σκοπό να μεγιστοποιήσουμε την απόδοση ενός Zero-IF δέκτη. Η ιδιαιτερότητα αυτού του κυκλώματος είναι πως δεν υπάρχει απομόνωση μεταξύ της πλευράς του RF του μίκτη και του Baseband, με αποτέλεσμα η αντίσταση του Baseband να εμφανίζεται στο RF αλλά και το αντίστροφο, μεσώ του μηχανισμού μετατροπής της συχνότητας. Θα δείξουμε πως γίνεται η σχεδίαση ώστε να πάρουμε επιπλέον κέρδος από τη σχεδίαση του μίκτη.

Σε ένα παθητικό μίκτη οδηγούμενο από ρεύμα γίνεται μετατροπή μόνο του RF ρεύματος που προέρχεται από τον LNA, αφού εκείνος λειτουργεί ως διαγωγός (transconductor). Έτσι σε αυτή την τοπολογία, οι διακόπτες του μίκτη δεν φέρουν DC ρεύμα με αποτέλεσμα να ελαττώνεται αρκετά ο θόρυβος flicker. Στη συνέχεια το αποδιαμορφωμένο ρεύμα του μίκτη το ρίχνουμε σε έναν buffer ρεύματος, ο οποίος έχει μικρή αντίσταση εισόδου και μετατρέπει το ρεύμα σε τάση, αφού λειτουργεί ως transimpedance ενισχυτής. Παράλληλα λειτουργεί ως ένα τυπικό πρώτο στάδιο φιλτραρίσματος. Σαν αποτέλεσμα των παραπάνω, το swing της τάσης στα άκρα των διακοπτών του μίκτη είναι πάρα πολύ μικρό, καθιστώντας την τοπολογία αυτή αρκετά γραμμική.

Αφού δεν υπάρχει ανάστροφη απομόνωση (reverse isolation) στο μίκτη, λόγω της παθητικής του φύσης, παρατηρείται μία αλληλεπίδραση μεταξύ των δύο μονοπατιών Ι και Q, που οδηγεί σε διαφορετικά high και low side κέρδη, IIP2 και IIP3. Επίσης λόγω αυτού του φαινομένου η μη γραμμικότητα στην είσοδο του buffer ρεύματος στο Ι μονοπάτι, εμφανίζεται στο Q μονοπάτι, και αντίστροφα, με αποτέλεσμα να επηρεάζονται οι τιμές του IIP2 και IIP3.

Προκειμένου να εξαλείψουμε τα παραπάνω φαινόμενα, επιλέγουμε να σχεδιάσουμε τον Buffer ρεύματος βασισμένο σε έναν τελεστικό ενισχυτή, ο οποίος έχει πολύ χαμηλή αντίσταση

εισόδου, προσομοιώνοντας έτσι κατ' ουσίαν γη (virtual ground). Έτσι τα φαινόμενα που εμφανίζονται λόγω της έλλειψης ανάστροφης απομόνωσης περιορίζονται αρκετά, καθιστώντας τη σχεδίαση με παθητικό μίκτη τέλεια επιλογή.

4.1 Θεωρητική Ανάλυση

Στο Σχ.4.1 φαίνεται ένας παθητικός Single Balanced μίκτης οδηγούμενος από ρεύμα καθώς επίσης και το στάδιο του baseband που είναι ο transimpedance ενισχυτής. Οι διακόπτες του μίκτη δε φέρουν DC ρεύμα και έτσι δεν βάζουν στο κύκλωμα 1/f θόρυβο.



Σχήμα 4. 1 Παθητικός Single Balanced μίκτης

Οι διακόπτες αυτοί αποδιαμορφώνουν το RF ρεύμα, i_{RF}, σε ένα baseband ρεύμα, i_{BB}. Έτσι επειδή ο buffer ρεύματος είναι βασισμένος σε τελεστικό ενισχυτή opamp, η αντίσταση εισόδου του είναι ιδανικά μηδενική με αποτέλεσμα το αποδιαμορφωμένο ρεύμα να περνά μέσα από το κύκλωμα ανάδρασης του τελεστικού, δηλαδή το RC φορτίο, και γίνεται διαφορική τάση. Αυτή είναι η πιο προσιτή δομή για εφαρμογές χαμηλής τάσης αφού υπάρχουν ελάχιστα swings τάσης στους εσωτερικούς κόμβους του κυκλώματος.

4.1.1 Μετασχηματισμός αντίστασης

Παρακάτω θα εξηγήσουμε πως λειτουργεί ο μηχανισμός μετατροπής της αντίστασης του baseband στο RF. Στο Σχ.4.2, παρουσιάζεται ο παθητικός μίκτης μόνο που αυτή τη φορά προσομοιώνουμε την αντίσταση εισόδου του opamp, $Z_{BB}(s)$. Για να οδηγήσουμε τους nmos διακόπτες, χρησιμοποιούμε τετραγωνικούς rail-to-rail παλμούς. Έτσι το RF ρεύμα, i_{RF}, του οποίου η συχνότητα είναι κοντά στη συχνότητα του ταλαντωτή, ω_{LO}, αποδιαμορφώνεται σε ένα baseband ρεύμα, i_{BB}, το οποίο είναι ίσο με $(2/\pi)i_{RF}(t)cosω_Lot$. Το φορτίο του baseband θεωρούμε ότι είναι γραμμικό χρονικά ανεξάρτητο σύστημα με διαφορική αντίσταση εισόδου Z_{BB}(s). Άρα η baseband τάση που δημιουργείται πάνω σε αυτό το φορτίο είναι

$$v_{BB}(t) = \left[\frac{2}{\pi}i_{RF}(t)\cos\omega_{LO}t\right] * Z_{BB}(t)$$
(4.1)

Τώρα περνώντας στην πλευρά του RF, σε κάθε στιγμή μόνο ένα από τα δύο τρανζίστορ είναι ΟΝ (λειτουργώντας στην τρίοδο) και ισοδυναμούν με μία σταθερή αντίσταση R_{sw}.



Σχήμα 4. 2 Παθητικός Μίκτης, Baseband αντίσταση

Το ρεύμα RF προκαλεί μία πτώση τάσης $R_{Swirf}(t)$ πάνω στον διακόπτη που είναι ON κάθε φορά. Στην πλευρά του RF, η baseband τάση εμφανίζεται σαν + $v_{BB}(t)/2$ ή $-v_{BB}(t)/2$, ανάλογα με το ποιος διακόπτης είναι ON. Αυτή είναι και η κύρια διαφορά μεταξύ των ενεργών και παθητικών, οδηγούμενων από ρεύμα, μικτών αφού δεν υπάρχει ανάστροφη απομόνωση στους παθητικούς. Σαν αποτέλεσμα, η τάση του baseband, $v_{BB}(t)$, μεταφράζεται στη συχνότητα γύρο από το $ω_{LO}$ και τις περιττές αρμονικές του στην παρακάτω σχέση.

$$v_{RF}(t) = R_{SW}i_{RF}(t) + \frac{4}{\pi^2}\cos\omega_{L0}t([i_{RF}(t)co\ _{L0}t] * Z_{BB}(t)) \quad (4.2)$$

Παίρνοντας τον Μετασχηματισμό Laplace και για τις δύο πλευρές της παραπάνω σχέσης καταλήγουμε στην

$$V_{RF}(s) = R_{SW}I_{RF}(s) + \frac{1}{\pi^2} [I_{RF}(s)Z_{BB}(s+j\omega_{LO}) + I_{RF}(s)Z_{BB}(s-j\omega_{LO}) + I_{RF}(s-2j\omega_{LO})Z_{BB}(s-j\omega_{LO}) + I_{RF}(s+2j\omega_{LO})Z_{BB}(s+j\omega_{LO})]$$
(4.3)

Από την παραπάνω σχέση φαίνεται ότι, η V_{RF} που παράγεται από ένα RF ρεύμα στη συχνότητα ω_{LO} + ω_m , με φασιθέτη I_{RF}exp(j ϕ_{RF}) αποτελείται από δύο κύριες συνιστώσες με βάση τη συχνότητα. Μία στην κύρια RF συχνότητα ω_{LO} + ω_m (οι τρεις πρώτοι όροι στην παραπάνω σχέση) και μία στη συχνότητα του image ω_{LO} - ω_m (οι δύο τελευταίοι όροι). Έτσι ο φασιθέτης της τάσης στην κύρια RF συχνότητα είναι

$$V_{RF}|_{@(\omega LO + \omega m)} = \left[R_{SW} + \frac{1}{\pi^2}Z_{BB}(+j\omega_m)\right]I_{RF}e^{j\varphi_{RF}}$$
(4.4.a)

ενώ ο φασιθέτης της τάσης στην συχνότητα image είναι

$$V_{RF}|_{@(\omega LO - \omega m)} = \left[\frac{1}{\pi^2} Z_{BB}(-j\omega_m)\right] I_{RF} e^{-j\varphi_{RF}}$$
(4.4.β)

Από την (4.4.α) βλέπουμε ότι στην κύρια συχνότητα η αντίσταση εισόδου είναι η αντίσταση του διακόπτη σε σειρά με την αντίσταση του basemand. Από τη σχέση (4.4.β) συμπεραίνουμε ότι το RF ρεύμα καθώς περνά μέσα από τον παθητικό μίκτη παράγει μία RF τάση στην συχνότητα του image. Η εμφάνιση αυτής της τάσης πάνω σε οποιαδήποτε RF αντίσταση δημιουργεί ένα RF ρεύμα στη συχνότητα του image το οποίο μπορεί να διαφύγει από το ένα μονοπάτι στο άλλο και να προκαλέσει τις μεταβολές στο high και low side κέρδος, στο IIP2 και στο IIP3. Έτσι εδώ φαίνεται γιατί η επιλογή του buffer ρεύματος με τελεστικό είναι μια καλή επιλογή αφού από την (4.4.β) όσο πιο μικρή είναι η αντίσταση του baseband $Z_{BB}(s)$, η image τάση μικραίνει και ελαχιστοποιεί το φαινόμενο.

Κάνοντας την ίδια ανάλυση στο παθητικό μίκτη του Σχ.4.2(β), στον οποίο το LO των διακοπτών είναι quadrature, παρατηρούμε πως η RF τάση που δημιουργείται στη κύρια συχνότητα είναι ίδια με την σχέση (4.4.α), ενώ η RF τάση στη συχνότητα του image έχει 180° διαφορά φάσης σε σχέση με τη (4.4.β).

$$V_{RF}|_{@(\omega LO + \omega m)} = \left[R_{SW} + \frac{1}{\pi^2}Z_{BB}(+j\omega_m)\right]I_{RF}e^{j\varphi_{RF}}$$
(4.5.a)

$$V_{RF}|_{@(\omega LO - \omega m)} = -\left[\frac{1}{\pi^2} Z_{BB}(-j\omega_m)\right] I_{RF} e^{-j\varphi_{RF}}$$
(4.5.β)

Αυτή η διαφορά φάσης μεταξύ των δύο τάσεων στη συχνότητα του image είναι ο λόγος που στη σχεδίαση ενός quadrature δέκτη (έχει και τα δύο μονοπάτια) έχουμε μείωση της απόδοσης του κυκλώματος με αποτέλεσμα την δημιουργία ενός Image ρεύματος που προκαλεί διαφορετικά high και low side κέρδη, IIP2,IIP3.

4.1.2 Non- Quadrature Αποδιαμόρφωση

Στο Σχ.4.3 παρουσιάζεται απλοποιημένο το κύκλωμα για το μίκτη αποδιαμόρφωσης μαζί τα κυκλώματα του RF αλλά και του Baseband. Αφού χρησιμοποιούμε το κύκλωμα του LNA ως διαγωγό που παρέχει το RF ρεύμα, για να το μοντελοποιήσουμε χρησιμοποιούμε μία πηγή ρεύματος και στην έξοδό της βάζουμε ένα φορτίο $Z_L(s)$, το οποίο είναι το LC tank, και δημιουργούμε σύζευξη προς τον μίκτη μέσω ενός πυκνωτή, C, σε σειρά με το μίκτη. Με αυτό τον τρόπο κάνουμε DC coupling και αναγκάζουμε τα τρανζίστορ του μίκτη να πολωθούν από το κύκλωμα του opamp. Ο πυκνωτής σε σειρά επίσης χρησιμοποιείται για να μπλοκάρει τα φαινόμενα ενδοδιαμόρφωσης σε χαμηλές συχνότητες καθώς επίσης και αυτά από τη μη γραμμικότητα του LNA. Οι διακόπτες θεωρούμε ότι οδηγούνται από διαφορικούς rail-to-rail τετραγωνικούς παλμούς στην συχνότητα ω_{LO}.



Σχήμα 4. 3 Απλοποιημένο Κύκλωμα Μίκτη

Όπως εξηγήσαμε και παραπάνω, η τάση στον κόμβο Χ περιέχει συνιστώσες και στην κύρια αλλά και στην image συχνότητα. Θεωρούμε πως το RF ρεύμα είναι ένας τόνος στη ω_{LO} + ω_m με ω_m>0. Έτσι ονομάζουμε τις συνιστώσες ρεύματος και τάσης στην κύρια συχνότητα, ω_{LO} + ω_m, high-side συνιστώσες, ενώ εκείνες στη ω_{LO} - ω_m, low-side συνιστώσες. Στην σταθερή κατάσταση θα υπάρχουν δύο ρεύματα RF που θα περνούν μέσα από τους διακόπτες : ένα highside με φασιθέτη I_Hexp(jφ_H) και ένα low-side με φασιθέτη I_Lexp(jφ_L). Καθένα από αυτά τα δύο ρεύματα δημιουργεί high και low-side τάσεις στο κόμβο X που υπολογίζονται από τις εξισώσεις (4.5.α) και (4.5.β).

Γνωρίζοντας τα παραπάνω και ακολουθώντας παρόμοια ανάλυση με την ενότητα 4.1.1 μπορούμε να βρούμε την έκφραση που υπολογίζει το ρεύμα του baseband συναρτήσει του ρεύματος RF και συνεπώς να βρούμε μία ακριβή σχέση για το conversion gain. Στη σχέση αυτή όπου $Z_s(s)$ ορίζουμε το $Z_L(s) + Z_C(s)$.

$$I_{BB} = \frac{\frac{1}{\pi} Z_L(\omega_{LO}) [Z_s^*(\omega_{LO}) + R_{SW}] I_{RF} e^{j\varphi_{RF}}}{Z_s(\omega_{LO}) + R_{SW}|^2 + \frac{1}{\pi^2} [Z_s(\omega_{LO}) + Z_s^*(\omega_{LO}) + 2R_{SW}] Z_{BB}(\omega_m)}$$
(4.6)

Στην παραπάνω σχέση αν θέσουμε μηδενική αντίσταση για το baseband (Z_{BB}=0) τότε το conversion gain γίνεται $Z_L / \pi (Z_L + Z_C + R_{SW})$.

Σε αυτή λοιπόν τη σχεδίαση που δεν είναι quadrature, δηλαδή έχουμε μόνο το ένα από τα δύο μονοπάτια, και επειδή η σχέση $Z_s(\omega_{LO}) + Z_s^*(\omega_{LO}) + 2R_{SW}$ παίρνει πραγματικές τιμές και $Z_{BB}(-\omega_m) = Z_{BB}^*(\omega_m)$ βλέπουμε ότι τα high και low-side conversion gains είναι ίσα μεταξύ τους. Βέβαια δεν ισχύει το ίδιο για τη σχεδίαση σε quadrature δέκτη καθώς εκεί τα δύο κέρδη είναι διαφορετικά.

Αποδεικνύεται πως υπάρχει μία βέλτιστη επιλογή για τις τιμές που παίρνουν το φορτίο Z_L και ο σε σειρά πυκνωτής C έτσι ώστε να πετύχουμε ένα μέγιστο κέρδος στο επιθυμητό κανάλι. Η $Z_s(\omega_{LO})$ είναι μια μιγαδική αντίσταση ίση με R + jX, όπου τα R και X είναι πραγματική αριθμοί. Από την εξίσωση του κέρδους βλέπουμε πως για ένα δοσμένο Z_L , η επιλογή του X γίνεται έτσι ώστε να μεγιστοποιείται η ακόλουθη αγωγιμότητα όπου θεωρούμε πως η αντίσταση Z_{BB} ωμικό χαρακτήρα ίσο με R_{BB}.

$$\Upsilon(R,X) = \frac{\sqrt{X^2 + (R + R_{SW})^2}}{X^2 + (R + R_{SW})^2 + \frac{2}{\pi^2}(R + R_{SW})R_{BB}}$$
(4.7)

Αποδεικνύεται ότι η μερική παράγωγος της Y(R, X) έχει μηδενική τιμή μόνο όταν X=0. Κατά συνέπεια, προκειμένου να μεγιστοποιήσουμε το conversion gain, το φανταστικό μέρος της $Z_S = Z_L + Z_C$ πρέπει να μηδενίζεται για τη συχνότητα του LO, κάτι που σημαίνει ότι ο πυκνωτής C και η αντίσταση Z_L πρέπει να συντονίζονται. Με αυτό τον τρόπο μπορούμε να υπολογίσουμε το μέγιστο κέρδος που φαίνεται στην επόμενη σχέση.

Conversion Gain|_{X=0} =
$$\frac{1}{\pi} \frac{|Z_L|}{R + R_{SW} + \frac{2}{\pi^2} R_{BB}}$$
 (4.8)

Το παραπάνω κέρδος μεγαλώνει για μικρότερες τιμές της αντίστασης R_{BB} με αποτέλεσμα η επιλογή του buffer ρεύματος χρησιμοποιώντας τελεστικό ενισχυτή να είναι μονόδρομος αφού παρέχει πολύ μικρή αντίσταση εισόδου.

Με τον παραπάνω τρόπο σχεδίασης μπορούμε να πετύχουμε μεγαλύτερο κέρδος σε σχέση με τον κλασσικό τρόπο σχεδίασης. Στο κλασσικό τρόπο η αντίσταση Z_L η οποία είναι ένα παράλληλο LC tank σχεδιάζεται ώστε να συντονίζει στη συχνότητα του LO ενώ ο σε σειρά πυκνωτής παίρνει αρκετά μεγάλες τιμές ώστε να παρουσιάζει μικρή αντίσταση στο RF ενώ παράλληλα κάνει DC coupling. Όμως με αυτό τον τρόπο το ρεύμα του διαγωγού απλά μεταφέρεται στον μίκτη, με κάποια απώλεια στην παρασιτική αντίσταση του πηνίου, και το κέρδος είναι απλά το κέρδος του single balanced μίκτη δηλαδή 1/π. Ωστόσο στο βέλτιστο τρόπο σχεδίασης που παρουσιάστηκε παραπάνω, ο σε σειρά πυκνωτής πρέπει να συντονίζεται με το φορτίο Z_L . Σαν αποτέλεσμα το ρεύμα του πυκνωτή C, το οποίο αποδιαμορφώνεται από το μίκτη είναι το ρεύμα που βγαίνει από τον LNA πολλαπλασιασμένο με το effective Q του συνολικού φορτίου που είναι ο παράλληλος συνδυασμός του Z_L με τον σε σειρά πυκνωτή. Με άλλα λόγια το ρεύμα του σε σειρά πυκνωτή είναι Q φορές το ρεύμα εξόδου του LNA σε αντίθεση με το κλασσικό τρόπο όπου δεν υπάρχει κέρδος ρεύματος. Βέβαια η αντίσταση του διακόπτη, R_{Sw}, και η (2/π)R_{BB}είναι και οι δύο σε σειρά με τον πυκνωτή με αποτέλεσμα να ρίχνουν το effective Q σημαντικά ώστε να παίρνει τιμές 2 με 4.

4.1.3 Quadrature Αποδιαμόρφωση

Προχωράμε τώρα στην ανάλυση του παθητικού μίκτη στην περίπτωση που έχουμε και τα δύο μονοπάτια, τα Ι και Q. Στο Σχ.4.4, παρουσιάζουμε το μοντέλο ενός τυπικού IQ δέκτη κάθε μονοπάτι του οποίου συνδέεται απ' ευθείας με τον LNA μέσω ενός σε σειρά πυκνωτή C. Οι διακόπτες του παθητικού μίκτη οδηγούνται από quadrature rail-to-rail παλμούς στη συχνότητα του ταλαντωτή $ω_{LO}$. Το RF ρεύμα εισόδου τους είναι στη συχνότητα $ω_{LO} + ω_m$, όπου θεωρούμε $ω_m > 0$. Σε αυτή την περίπτωση συγκριτικά με την προηγούμενη έχουμε φασιθέτες ρεύματος σε high και low-side συχνότητες και στο κανάλι του I και στο κανάλι του Q. Χρησιμοποιώντας τους φασιθέτες αυτούς καταλήγουμε στην παρακάτω σχέση

$$I_{H,I}e^{j\varphi_{H,I}} = I_{H,Q}e^{j\varphi_{H,Q}} = I_{H}e^{j\varphi_{H}}$$
(4.9)

$$I_{L,I}e^{j\varphi_{L,I}} = -I_{L,Q}e^{j\varphi_{L,Q}} = I_Le^{j\varphi_L}$$
(4.10)



Σχήμα 4. 4 Τυπικός ΙΟ Δέκτης

Από τις παραπάνω σχέσεις παρατηρούμε ότι τα RF ρεύματα των δύο μονοπατιών στην κύρια συχνότητα (high-side) είναι ίσα, ενώ στην συχνότητα του image (low-side) έχουν το ίδιο πλάτος αλλά 180° διαφορά φάσης. Σαν αποτέλεσμα των παραπάνω το RF ρεύμα στη συχνότητα image κυκλοφορεί μεταξύ των δύο καναλιών, I και Q, ενώ δεν υπάρχει image ρεύμα που να ρέει προς τη αντίσταση Z_L. Αυτό σημαίνει ότι η τάση V_X στη συχνότητα του image είναι μηδενική και κάνοντας ίδια ανάλυση όπως στην παράγραφο 4.1.2 καταλήγουμε στις σχέσεις της τάσης στους κόμβους A και B.

$$V_A|_{@(\omega LO + \omega m)} = V_B|_{@(\omega L + \omega m)} = \left[R_{SW} + \frac{1}{\pi^2}Z_{BB}(\omega_m)\right]I_H e^{j\varphi_H} + \frac{1}{\pi^2}Z_{BB}(\omega_m)I_L e^{-j\varphi_L}$$

$$(4.11)$$

$$V_{A}|_{@(\omega LO - \omega m)} = -V_{B}|_{@(\omega LO - \omega m)} = \left[R_{SW} + \frac{1}{\pi^{2}}Z_{BB}(-\omega_{m})\right]I_{L}e^{j\varphi_{L}} + \frac{1}{\pi^{2}}Z_{BB}(-\omega_{m})I_{H}e^{-j\varphi_{H}}$$
(4.12)

Παρατηρούμε ότι οι τάσεις στους δύο κόμβους έχουν ίσες συνιστώσες στη κύρια συχνότητα (πρώτη σχέση), αλλά στη συχνότητα του image έχουν ίδιο πλάτος και 180° διαφορά

φάσης. Από την δεύτερη σχέση (4.12) φαίνεται πως ένα ρεύμα στη συχνότητα του image διαρρέει από τον κόμβο Α στον κόμβο Β, το οποίο είναι και υπεύθυνο για το διαφορετικό high και low-side κέρδος,IIP2,IIP3.

Χρησιμοποιώντας τις παραπάνω σχέσεις καταλήγουμε στην τελική έκφραση για το κέρδος ρεύματος του παθητικού μίκτη (4.13) όπου βλέπουμε ότι αν αντικαταστήσουμε το ω_m σε - ω_m θα πάρουμε διαφορετικό κέρδος. Αυτό πρακτικά επιβεβαιώνει την επιλογή μας να χρησιμοποιήσουμε buffer ρεύματος με τελεστικό ενισχυτή, αφού βλέπουμε ότι έχουμε διαφορετικά κέρδη στις δύο συχνότητες μόνο όταν η αντίσταση Z_{BB} δεν είναι μηδενική. Άρα χρησιμοποιώντας τελεστικό ενισχυτή αυτή η αντίσταση παίρνει μηδενικές τιμές και το παραπάνω conversion gain έχει σταθερή τιμή για τις δύο διαφορετικές συχνότητες.

$$I_{BB,I} = I_{BB,Q} e^{-j\pi/2} = -\frac{\frac{1}{\pi} Z_L(\omega_{LO}) [-Z_C(\omega_{LO}) + R_{SW}] I_{RF} e^{j\varphi_{RF}}}{[2Z_L(\omega_{LO}) + Z_C(\omega_{LO}) + R_{SW}] [-Z_C(\omega_{LO}) + R_{SW}] + \frac{2}{\pi^2} [Z_L(\omega_{LO}) + R_{SW}] Z_{BB}(\omega_m)}$$
(4.13)

Έτσι αν θεωρήσουμε πως η αντίσταση Z_{BB} είναι μηδενική καταλήγουμε στην επόμενη έκφραση για το κέρδος

$$I_{BB,I} = I_{BB,Q} e^{-j\pi/2} = -\frac{\frac{1}{\pi} Z_L(\omega_{LO}) I_{RF} e^{j\varphi_{RF}}}{[2Z_L(\omega_{LO}) + Z_C(\omega_{LO}) + R_{SW}]}$$
(4.14)

Στην παραπάνω σχέση είναι προφανές, αντίστοιχα και με την παράγραφο 4.1.2, ότι για να πετύχουμε μέγιστο κέρδος μετατροπής επαγωγική ηλεκτρική αντίσταση του όρου $[2Z_L(\omega_{LO}) + Z_C(\omega_{LO})]$ θα πρέπει να μηδενίζεται ενώ ταυτόχρονα κρατάμε την τιμή του Z_L μέγιστη. Αυτό πρακτικά σημαίνει ότι το LC tank θα πρέπει να συντονίζει με τους δύο σε σειρά πυκνωτές C παθητικού μίκτη.

4.2 Υλοποίηση

Στην παράγραφο αυτή θα παρουσιάσουμε τη σχεδίαση του παθητικού μίκτη, οδηγούμενο από ρεύμα, σταδιακά, ξεκινώντας αρχικά με την υλοποίηση μόνο του μίκτη με ιδανικούς διακόπτες. Στη συνέχεια θα προσθέσουμε το φορτίο του ενισχυτή, το LC tank, προσομοιώνοντας τον διαγωγό με μια πηγή ρεύματος, ώστε ακολούθως να ενώσουμε και το κύκλωμα του LNA μαζί με τον buffer ρεύματος επάνω στον μίκτη και να δούμε τα τελικά αποτελέσματα. Παράλληλα θα δούμε δύο διαφορετικές τεχνικές σχεδίασης, τον κλασσικό τρόπο αλλά και τον βέλτιστο τρόπο, ώστε να πάρουμε επιπλέον κέρδος ρεύματος. Όσον αφορά τη σχεδίαση των διακοπτών του μίκτη θα δούμε πως, εκμεταλλευόμενοι το φαινόμενο σώματος (body effect), καταφέρνουμε να κρατήσουμε μικρή την αντίστασή τους Ron, ώστε να εξασφαλίσουμε μεγαλύτερο effective Q και άρα μεγαλύτερο κέρδος ρεύματος, και παράλληλα να μειώσουμε το φορτίο που βλέπει ο ταλαντωτής ώστε να οδηγεί το κύκλωμα πιο γρήγορα. Επίσης θα παρουσιάσουμε ένα τρόπο ώστε να μειώσουμε το συνολικό Noise Figure αλλά ταυτόχρονα να βελτιώσουμε και τη γραμμικότητα IIP3, τοποθετώντας ένα παράλληλο πυκνωτή Cp στον πυκνωτή CGS του τρανζίστορ εισόδου του LNA . Τέλος θα σχεδιάσουμε και το κύκλωμα του Τελεστικού Ενισχυτή, ώστε βάζοντας το επάνω στη σχεδίαση να αποκτήσουμε μία ολοκληρωμένη εικόνα του συστήματος και να μπορέσουμε να παρατηρήσουμε την αλλαγή στις προδιαγραφές του, εξαιτίας της μη γραμμικότητας και μη ιδανικότητας του Τελεστικού Ενισχυτή, καθώς επίσης θα παρουσιάσουμε ένα πίνακα όπου θα συγκρίνουμε τις προδιαγραφές του συστήματος μας με εκείνες που μας έχουν δοθεί σε επίπεδο συστήματος από την εταιρία Broadcom Semiconductors Hellas S.A.

Η σχεδίαση πραγματοποιήθηκε χρησιμοποιώντας την πλατφόρμα του Cadence Vitruoso και τον προσομοιωτή Spectre, με τις βιβλιοθήκες από την TSMC (Taiwan Semiconductors) και σε τεχνολογία 90nm. Η συνολική αλυσίδα του Direct-Conversion δέκτη, έτσι όπως σχεδιάστηκε με σύμβολα στο Cadence φαίνεται στο Σχ.4.5 ενώ κάνοντας ένα zoom in στο Σχ.4.6 μπορούμε να δούμε όλα τα κυκλώματα της σχεδίασής ενωμένα.

Στην είσοδο αριστερά υπάρχει ένα port ώστε να εξομοιώσουμε την συμπεριφορά της κεραίας (αντίσταση 50Ω, ισχύς εισόδου) ενώ ακολουθεί ένας πυκνωτής για να κάνει DC coupling. Στη συνέχεια, ένα balun μετατρέπει την αντίσταση εισόδου 50Ω, σε αντίσταση εξόδου 100Ω, και οι δύο έξοδοί του συνδέονται στις δύο εισόδους του διαφορικού ενισχυτή χαμηλού θορύβου αντίστοιχα. Όπως εξηγήσαμε και στο κεφάλαιο 3, ο LNA χρησιμοποιείται ως διαγωγός, και ανάλογα τον τρόπο σχεδίασης, κλασσικός ή βέλτιστος, το ρεύμα της εξόδου του οδηγείται στην είσοδο του παθητικού μίκτη, αφού γίνει πάλι DC coupling από τους σε σειρά πυκνωτές. Το αποτέλεσμα είναι ένα αποδιαμορφωμένο baseband ρεύμα, το οποίο λόγω

του virtual ground του τελεστικού ρέει απευθείας στο κύκλωμα RC-ανάδρασης και δημιουργείται η τελική τάση εξόδου, η οποία είναι προφανώς διαφορική για κάθε ένα από τα δύο κανάλια IQ.



Σχήμα 4. 5 Direct Conversion Δέκτης



Σχήμα 4. 6 Direct Conversion Δέκτης Zoom In

4.2.1 Mixer Cell

Ο κύριος πυρήνας του μίκτη φαίνεται στο Σχ.4.7, όπου βλέπουμε πως είναι ένας Double Balanced διαφορικός μίκτης. Στο σχήμα 4.7 σχεδιάσαμε τον μίκτη με ιδανικούς διακόπτες ενώ στο σχήμα 4.8 τον παρουσιάζουμε με τρανζίστορ σε λειτουργία τριόδου. Στην παράγραφο αυτή θα δούμε τη βασική λειτουργία του παθητικού μίκτη οδηγούμενου από ρεύμα.



Σχήμα 4. 7 Mixer Core Ideal

Σχήμα 4.8 Mixer Core

Για να μπορέσουμε να δούμε τη βασική λειτουργία μόνο του μίκτη σχεδιάζουμε ένα σύμβολο και προσομοιώνουμε τον διαγωγό με δύο πηγές ρεύματος Isin. To test bench για να δούμε τη βασική λειτουργία του μίκτη φαίνεται στο σχήμα 4.9.



Σχήμα 4. 9 Mixer Test Bench

Η συχνότητα RF των πηγών είναι η συχνότητα $f_{LO} + f_m$ και έτσι το ρεύμα της κάθε μίας από αυτές διαιρείται δια δύο και οδηγείται και στους δύο μίκτες των καναλιών. Μέσα στο

σύμβολο των μικτών του Σχ.4.9 βρίσκεται ο κύριος πυρήνας του παθητικού μίκτη του Σχ. 4.7. Σε αυτό το τεστ οι σε σειρά πυκνωτές κάνουν DC coupling και για αυτό τους βάζουμε αρχικά μία μεγάλη τιμή (100pF). Στην έξοδο βάζουμε μία τάση πόλωσης dc για να εξομοιώσουμε την τάση που δημιουργείται από τον τελεστικό ενισχυτή. Στις αναλύσεις που τρέχουμε (transient, harmonic balance hb, hbac) η τάση αυτή θεωρείται κατ' ουσία γη.

Στην παραπάνω τοπολογία μπορούμε να μετρήσουμε το Conversion Gain μόνο του μίκτη (από την είσοδο στην έξοδό του, Port RF με Port IF) αλλά επίσης και το συνολικό Conversion Gain από τις πηγές ρεύματος εισόδου, στην έξοδο του ενός μίκτη. Έτσι το κέρδος μετατροπής μόνο του πυρήνα του μίκτη είναι -3.909dB, όσο δηλαδή βγαίνει και από την θεωρία αφού $20\log_{10}(2/\pi)$ = -3.917, ενώ το κέρδος μετρούμενο από την είσοδο (πηγές ρεύματος) στην έξοδο του κυκλώματος είναι το μισό, -9.9 dB, δηλαδή 6dB πιο χαμηλά από το κέρδος του πυρήνα του μίκτη είναι λογικό καθώς έχουμε δύο κανάλια, Ι και Q, και έτσι το ρεύμα της κάθε πηγής διαιρείται δια δύο, ενώ εμείς μετράμε το κέρδος του ενός καναλιού.



Σχήμα 4. 10 Transient Analysis

Στο Σχ.4.10 παρουσιάζουμε την συμπεριφορά του μίκτη στο χρόνο. Κάνουμε ανάλυση transient και στο πρώτο γράφημα φαίνεται το ημιτονοειδές σήμα διαφορικά από τις δύο πηγές εισόδου, ενώ στο δεύτερο γράφημα φαίνεται το αποδιαμορφωμένο σήμα διαφορικά στην έξοδο του μίκτη, στο Ι κανάλι. Στο τελευταίο γράφημα παρουσιάζεται η έξοδος του μίκτη αφού την έχουμε περάσει από φιλτράρισμα.

Για να μπορέσουμε να προσομοιώσουμε το κύκλωμα του ταλαντωτή και να βάλουμε μη γραμμικότητες τοποθετούμε τέσσερεις ιδανικούς παλμούς, $I_{P,I}$, $I_{N,I}$, $I_{P,Q}$, $I_{N,Q}$ με 50% Duty Cycle, τον καθένα σε σειρά με δύο αντιστροφείς όπως φαίνεται στο παρακάτω σχήμα Σχ.4.11. Οι αντιστροφείς ακολουθούν τη λογική των Tapered Inverters, στην οποία το μέγεθος των τρανζίστορ τους αυξάνεται διαδοχικά από τον έναν αντιστροφέα στον άλλο , ώστε να μπορέσουμε να οδηγήσουμε το μεγάλο φορτίο στην πύλη των τρανζίστορ του μίκτη. Έτσι στην περίπτωσή μας ο δεύτερος αντιστροφέας έχει διπλάσιο μέγεθος από τον πρώτο.



Σχήμα 4. 11 LO Buffer

4.2.2 Κλασσικός Τρόπος Σχεδίασης Παθητικού Μίκτη

Έχοντας σχεδιάσει το πρώτο κύκλωμα του παθητικού μίκτη, οδηγούμενου από ρεύμα, συνεχίζουμε τη σχεδίαση προσθέτοντας στο test bench της προηγούμενης παραγράφου και το φορτίο εξόδου του ενισχυτή χαμηλού θορύβου, το οποίο είναι ένα LC tank, δηλαδή ένα πηνίο L παράλληλα με έναν πυκνωτή C. Το φορτίο αυτό παίζει πολύ σημαντικό ρόλο στη σχεδίαση του συστήματος καθώς οι τιμές που παίρνει, αλλά και η τεχνική σχεδίασης του συνολικού συστήματος θα καθορίσουν το συνολικό κέρδος της σχεδίασης, όπως είδαμε και αναλυτικά στη θεωρητική ανάλυση του κυκλώματος.

Σε αυτή την παράγραφο θα μελετήσουμε την συμπεριφορά του συστήματος βασιζόμενοι στην κλασσική τεχνική σχεδίασης, καθώς επίσης θα δούμε ένα τρόπο ώστε να βελτιώσουμε την ταχύτητα που οδηγεί ο ταλαντωτής τους διακόπτες του μίκτη, μικραίνοντας το συνολικό φορτίο που βλέπει στην πύλη των τρανζίστορ. Το καινούργιο Test Bench παρουσιάζεται στο Σχ.4.12, όπου έχει τοποθετηθεί το LC tank, με το πηνίο να έχει εσωτερική τιμή παρασιτικής αντίστασης που μεταβάλλεται με την τιμή που παίρνει το πηνίο, όπως παρουσιάσαμε στο κομμάτι της θεωρίας.

Στον κλασσικό τρόπο σχεδίασης αυτό που κάνουμε είναι να συντονίζουμε το LC tank στη συχνότητα f_{RF}, με αποτέλεσμα το ρεύμα του πηγής Isin να βλέπει άπειρη αντίσταση προς τα επάνω, στη συχνότητα συντονισμού, με αποτέλεσμα να στρίβει προς το μέρος του μίκτη και να αποδιαμορφώνεται με τον ίδιο τρόπο που περιγράψαμε στην ενότητα 4.2.1. Φυσικά λόγω της παρασιτικής αντίστασης του πηνίου υπάρχει ένα μικρό ρεύμα διαρροής με αποτέλεσμα το συνολικό Conversion Gain από τις πηγές στην έξοδο του μίκτη να είναι μικρότερο από εκείνο της ενότητας 4.2.1.



Σχήμα 4. 12 Mixer Test Bench 2

Στο Σχ. 4.12 επίσης, βλέπουμε το κύκλωμα συντονισμού LC tank, όπου χρησιμοποιούμε ένα port και με ανάλυση sp μπορούμε να το συντονίσουμε στη συχνότητα RF. Τους σε σειρά πυκνωτές τους βάζουμε μία μεγάλη τιμή για να κάνουν dc coupling.

Όσον αφορά το κελί του μίκτη που θα χρησιμοποιήσουμε θα δούμε τρεις διαφορετικές τεχνικές και τελικά εκμεταλλευόμενοι το φαινόμενο σώματος θα καταλήξουμε σε εκείνη που μας δίνει καλύτερα αποτελέσματα.

4.2.2.1 Χρήση Μίκτη με ιδανικούς διακόπτες

Αρχικά θα τοποθετήσουμε τον μίκτη με ιδανικούς διακόπτες όπως στην προηγούμενη παράγραφο, Σχ.4.7. Το Conversion Gain που μετράμε τώρα μόνο στον μίκτη (από την είσοδο στην έξοδό του, Port RF με Port IF), είναι προφανώς ίδιο με πριν, -3.921dB, ενώ το συνολικό Conversion Gain θα περιμέναμε να είναι το μισό του κέρδους του μίκτη, δηλαδή -9.921dB,

όμως λόγω της παρασιτικής αντίστασης του πηνίου, ένα μέρος του RF ρεύματος διαφεύγει προς τη γη, με αποτέλεσμα να έχουμε λιγότερο Συνολικό Διαφορικό Conversion Gain (από τις πηγές ρεύματος εισόδου, στην έξοδο του ενός μίκτη) με τιμή -10.09dB. η διαφορά δεν είναι πολύ μεγάλη αλλά είναι αισθητή και μειώνει ακόμα περισσότερο το ήδη αρνητικό Κέρδος του μίκτη.

4.2.2.2 Χρήση Μίκτη με Διακόπτες Τρανζίστορ

Στους μίκτες του Σχήματος 4.12 τοποθετούμε τώρα τρανζίστορ στην περιοχή της τριόδου, ώστε να προσομοιώσουμε τις συνθήκες ενός πραγματικού κυκλώματος. Συνδέουμε την επαφή Body του τρανζίστορ στη γη. Η κυκλωματική διάταξη του μίκτη στην περίπτωση που συνδέσουμε την επαφή Body του τρανζίστορ στη γη φαίνεται στο παρακάτω Σχ.4.13. Με vss παριστάνεται ο κόμβος που συνδέεται στη γη. Τρέχοντας τις ίδιες αναλύσεις με το προηγούμενο test bench μπορούμε να μετρήσουμε πάλι το κέρδος μετατροπής του μίκτη, CG, και βλέπουμε πως δεν έχει αλλάξει πολύ, με τιμή -3.938. Αντίστοιχα το Συνολικό Conversion Gain διαφορικά από την είσοδο των πηγών ρεύματος, στην έξοδο του μίκτη είναι TDCG= - 10.38.

Έτσι έχουμε σχεδιάσει το κύκλωμα του μίκτη με τον κλασσικό τρόπο σχεδίασης, δηλαδή συντονίζοντας το φορτίο εξόδου του ενισχυτή χαμηλού θορύβου στην RF συχνότητα, με αποτέλεσμα το RF ρεύμα εξόδου του ενισχυτή να βλέπει άπειρη αντίσταση και να στρίβει προς τον μίκτη με αποτέλεσμα να γίνεται η αποδιαμόρφωση. Με αυτό τον τρόπο σχεδίασης όμως δεν μπορούμε να πετύχουμε κάποιο ικανοποιητικό κέρδος ρεύματος αφού και το κέρδος που δίνει ο μίκτης, όντας παθητικός, είναι αρνητικό. Θα προτιμούσαμε να είχαμε μία σχεδίαση η οποία να έχει όλα τα πλεονεκτήματα του παθητικού μίκτη, όπως είναι η πολύ καλή γραμμικότητα και ο χαμηλός flicker noise, όμως θα θέλαμε να μπορούσε η σχεδίαση να παρέχει επιπλέον κέρδος.



Σχήμα 4. 13 MIxer Core - Body to Ground

4.2.3 Βέλτιστος Τρόπος Σχεδίασης Παθητικού Μίκτη

Έχοντας δει τη λειτουργία του παθητικού μίκτη, οδηγούμενου από ρεύμα, στη σχεδίαση με τον κλασσικό τρόπο, προχωράμε στην υλοποίηση του με την ίδια κυκλωματική διάταξη αλλά με διαφορετικές επιλογές για τις τιμές των στοιχείων. Όπως αποδείξαμε στη θεωρητική ανάλυση προκειμένου να πάρουμε το μέγιστο Conversion Gain θέλουμε οι σε σειρά πυκνωτές του μίκτη να συντονίζονται με το LC tank φορτίο του LNA.

Έτσι κρατάμε το ίδιο Test bench με το Σχ.4.12, αλλά τώρα στο φορτίο εξόδου τοποθετούμε ένα port με άπειρη αντίσταση, Σχ.4.14 και τρέχοντας ανάλυση SP συντονίζουμε στη συχνότητα RF το πηνίο L_{tank}, παράλληλα με τον πυκνωτή C_{tank} αλλά και τους δύο πυκνωτές C_{series} του μίκτη. Το αποτέλεσμα είναι το RF ρεύμα που προέρχεται από τον LNA να πολλαπλασιάζεται με το effective Q της παραλληλίας των παραπάνω στοιχείων και να παίρνουμε επιπλέον κέρδος. Όμως σε σειρά με τον πυκνωτή C_{series} υπάρχει η αντίσταση Ron των τρανζίστορ και η αντίσταση του Baseband, με αποτέλεσμα το effective Q της παραλληλίας να μειώνεται σημαντικά. Για αυτό το λόγο επιλέγουμε να χρησιμοποιήσουμε ως current buffer έναν τελεστικό ενισχυτή, αφού έχει πολύ μικρή αντίσταση εισόδου, και προσπαθούμε να μειώσουμε την αντίσταση Ron των διακοπτών.



Σχήμα 4. 14 LC tank

Τρέχοντας μια ανάλυση HBSP επάνω σε αυτό το port καταφέρνουμε να συντονίσουμε το LC tank με τους σε σειρά πυκνωτές, με αποτέλεσμα η αντίσταση που βλέπει το port να φαίνεται στο παρακάτω γράφημα Σχ.4.15. Όπως παρατηρούμε για την συχνότητα 2.7GHz η αντίσταση είναι 32.72dB.

Αρχικά πραγματοποιούμε την σχεδίαση βάζοντας στους παθητικούς μίκτες ιδανικούς διακόπτες ώστε να μπορέσουμε να συγκρίνουμε τα αποτελέσματα με τον κλασσικό τρόπο σχεδίασης.

Το κέρδος μόνο του κυκλώματος του μίκτη δεν περιμένουμε να αλλάξει και λαμβάνει την ίδια τιμή με τις προηγούμενες σχεδιάσεις στα -3.919dB. Όμως το συνολικό διαφορικό Conversion Gain της διάταξης, από τις πηγές ρεύματος στην έξοδο του μίκτη, βελτιώνεται πάρα πολύ, σχεδόν 8dB, αφού από το -9.92dB που ήταν πριν με ιδανικούς διακόπτες, τώρα βελτιώνεται με τιμή -2.162dB. παρατηρούμε δηλαδή ένα κέρδος 2.5 φορές μεγαλύτερο σε σχέση με εκείνο που είχαμε στη σχεδίαση με τον κλασσικό τρόπο.



Σχήμα 4. 15 Ζ11 Συντονισμός κυκλώματος εξόδου

Προχωράμε τώρα στην υλοποίηση του μίκτη με τρανζίστορ στην περιοχή τριόδου, όπως και στην προηγούμενη σχεδίαση. Το κύκλωμα που θα χρησιμοποιήσουμε είναι το ίδιο με αυτό του σχήματος Σχ.4.12. Το κέρδος του μίκτη σε αυτή την περίπτωση είναι στα -3.963dB, ενώ το συνολικό διαφορικό Conversion Gain της διάταξης είναι -4.801dB. Παρατηρούμε πως σε αυτή τη σχεδίαση που έχουμε πραγματικά στοιχεία το συνολικό κέρδος ρεύματος που πετυχαίνουμε δεν είναι κατά 8dB βελτιωμένο αλλά κατά 5.12dB.

Αυτή η απόκλιση οφείλεται στην τιμή της αντίστασης Ron που έχουμε επιλέξει στις περιπτώσεις με ιδανικούς διακόπτες και πραγματικά στοιχεία αντίστοιχα. Όπως περιγράψαμε ανωτέρω η αντίσταση αυτή Ron είναι σε σειρά με τους πυκνωτές C_{ceries}, με αποτέλεσμα όσο μεγαλύτερη τιμή παίρνει τόσο να μικραίνει το effective Q της παραλληλίας των στοιχείων και αντίστοιχα το κέρδος να μειώνεται.

Έτσι στην διάταξη με τους ιδανικούς πυκνωτές επιλέξαμε μία αντίσταση Ron=10Ω και είδαμε μία βελτίωση στο κέρδος κατά 8dB, ενώ στην διάταξη με τα τρανζίστορ ως διακόπτες επιλέξαμε μία αντίσταση Ron=20Ω, ώστε να δούμε την διαφορά που βάζει η αντίσταση, και είδαμε μία βελτίωση στο κέρδος κατά 5.12dB. Αν στην τοπολογία με τους ιδανικούς διακόπτες τους βάλουμε αντίσταση Ron=20Ω θα δούμε παρόμοια βελτίωση του κέρδους με την τοπολογία των τρανζίστορ, αφού παίρνουμε ένα Συνολικό διαφορικό Conversion Gain = - 4.452dB, που είναι σχεδόν ίδιο με την περίπτωση του μίκτη με τρανζίστορ(-4.801dB). Το ερώτημα λοιπόν είναι να βρούμε την καλύτερη τιμή της αντίστασης Ron ώστε να πετύχουμε την καλύτερη σχεδίαση του συστήματος.

4.2.4 Αντίσταση Διακοπτών και Φαινόμενο Σώματος

Θα πρέπει να επιλέξουμε μία τιμή για την αντίσταση Ron με τέτοιο τρόπο ώστε και να πετυχαίνουμε μέγιστο κέρδος αλλά και άλλες παράμετροι του συστήματος να ικανοποιούνται. Ιδανικά θα επιθυμούσαμε αυτή η αντίσταση να πάρει μηδενική τιμή καθώς έτσι το Conversion Gain θα μεγιστοποιούνταν, όμως για να μπορέσει αυτή η αντίσταση να μικρύνει τόσο πολύ θα πρέπει το πλάτος (Width) των τρανζίστορ να μεγαλώσει πάρα πολύ, με αποτέλεσμα το φορτίο που βλέπει ο ταλαντωτής στην πύλη των τρανζίστορ να μεγαλώνει αρκετά και να τον καθιστά αργό, όπως φαίνεται και στις παρακάτω σχέσεις.

$$Ron = \frac{1}{\mu_n C_{ox} \frac{W}{L} V_{dsat}} \quad \mu \varepsilon \operatorname{V}_{dsat} = \operatorname{V}_{GS} \operatorname{-V}_{th} , \quad C_{gs,gd} = \frac{1}{2} W L C_{ox} + W L_{ov} C_{ox}$$
(4.15)

Όπως φαίνεται στις σχέσεις αυτές το φορτίο που βλέπει ο ταλαντωτής είναι οι δύο χωρητικότητες στην πύλη του κάθε τρανζίστορ που είναι ανάλογες του πλάτους του τρανζίστορ, έτσι αν μεγαλώσει το W θα μεγαλώσει και το φορτίο. Από την άλλη, η αντίσταση των τρανζίστορ στην τρίοδο είναι αντιστρόφως ανάλογη του W και άρα αν μικρύνουμε πολύ την αντίσταση θα μεγαλώσει το φορτίο του ταλαντωτή και αντίστροφα. Θα πρέπει να βρούμε κάποιες τιμές ώστε να ικανοποιούμε και τις δύο συνθήκες. Για αυτό το λόγο επιλέγουμε την αντίσταση Ron= 20Ω ώστε να έχουμε και ικανοποιητικό κέρδος αλλά σχετικά μικρό φορτίο στην πύλη των τρανζίστορ.

Θα επιθυμούσαμε ο ταλαντωτής να έβλεπε όσο πιο μικρό φορτίο είναι δυνατών και για αυτό το λόγο εκμεταλλευόμαστε το φαινόμενο σώματος ώστε να μικρύνουμε και άλλο το φορτίο, ενώ την αντίσταση Ron την κρατάμε σταθερή στα 20Ω.

Στο Cadence σχεδιάζουμε δύο διατάξεις όπως φαίνεται παρακάτω στο Σχ.4.16, όπου πολώνουμε δύο τρανζίστορ στην περιοχή της τριόδου μόνο που στην μία περίπτωση συνδέουμε τον κόμβο του σώματος (Body) στη γη, ενώ στην άλλη περίπτωση συνδέουμε τον κόμβο του Body στο source του.



Σχήμα 4. 16 Test Bench nMos Triode Region

Στην πύλη του τρανζίστορ βάζουμε μία σταθερή τάση στο 1V για να προσομοιώσουμε το σήμα του ταλαντωτή. Σύμφωνα με το παρακάτω τύπο για το body effect όταν συνδέουμε το body με το source η τάση V_{SB} μηδενίζεται με αποτέλεσμα η τάση V_{th} , τάση αποκοπής, να μικραίνει.

$$V_{th} = V_{tn0} + \gamma(\sqrt{V_{SB} + |2\varphi_F|} - \sqrt{|2\varphi_F|})$$

Με αυτό τον τρόπο η διαφορά V_{GS} - $V_{th} = V_{dsat}$ θα μεγαλώσει αφού το Vth μικραίνει με αποτέλεσμα να μπορούμε να μικρύνουμε το W των τρανζίστορ τόσο, όσο να κρατήσουμε σταθερή την τιμή της αντίστασης Ron, ενώ ταυτόχρονα έχοντας μικρύνει το πλάτος καταφέρνουμε να μικρύνουμε και το φορτίο.

Όπως φαίνεται και στον παρακάτω Πίνακα 4.1, εκμεταλλευόμενοι το φαινόμενο σώματος καταφέρνουμε να κρατήσουμε σταθερή την τιμή της αντίστασης στα 19.25Ω ενώ μειώνουμε το V_{th} κατά 12.5% με συνέπεια να αυξηθεί η διαφορά $V_{dsat} = V_{GS}$ - V_{th} κατά 20.8%. Παράλληλα το μέγεθος του τρανζίστορ W μειώνεται κατά 25% και άρα το συνολικό φορτίο στον κόμβο του gate μειώνεται κατά 22.8%. Σαν αποτέλεσμα των παραπάνω βλέπουμε και μία βελτίωση στην κατανάλωση του LO κατά 5%.

Body to	Ground	Source	Μονάδες	
Ron	19.24	19.25	(Ω)	
Vthreshold	432.9	378.1	(mV)	
Vdsat=Vgs-Vt	117.5	142	(mV)	
Width	60	45	(um)	
Cgg	69.91	53.96	(fF)	
LO's Rise Time	66.59	53	(ps)	
Power Dis.	4.09	3.876	(uA)	

Πίνακας 4.1 nMOS - Triode Region

Μπορούμε λοιπόν στην συνδεσμολογία του παθητικού μίκτη με τρανζίστορ να συνδέσουμε το body στον ίδιο κόμβο με το source Σχ.4.17 και να κρατήσουμε την αντίσταση τους σταθερή στα 20Ω ενώ παράλληλα μειώνουμε το φορτίο που βλέπει ο ταλαντωτής και να οδηγεί το κύκλωμα γρηγορότερα.



Σχήμα 4. 17 Mixer Core - Body to Source

Τοποθετώντας το κύκλωμα αυτού του παθητικού μίκτη στο test bench του σχήματος 4.12 βλέπουμε πως πετυχαίνουμε τα ίδια αποτελέσματα με τις προηγούμενες υλοποιήσεις με το κέρδος του μίκτη να είναι -3.87dB ενώ το συνολικό διαφορικό Conversion Gain είναι - 4.73dB, παρατηρώντας και μία βελτίωση κέρδος 5.2dB.

4.3 Συνολική Σχεδίαση: LNA, Mixer και Buffer Ρεύματος

Στις προηγούμενες παραγράφους είδαμε τη λειτουργία του παθητικού μίκτη κάτω από δύο κύριες υλοποιήσεις χρησιμοποιώντας ιδανικούς διακόπτες αλλά και τρανζίστορ, καταλήγοντας στην τοπολογία που δίνει περισσότερο κέρδος, συντονίζοντας το φορτίο εξόδου του LNA με τους σε σειρά πυκνωτές του μίκτη. Παράλληλα είδαμε ένα τρόπο ώστε να κρατήσουμε την αντίσταση των τρανζίστορ σταθερή και ταυτόχρονα να μειώσουμε το φορτίο που βλέπει ο ταλαντωτής, βελτιώνοντας έτσι την ταχύτητά του.

Επίσης στο κεφάλαιο 3 είδαμε την σχεδίαση του ενισχυτή χαμηλού θορύβου καταλήγοντας σε μία τοπολογία. Σε αυτή την παράγραφο θα δούμε τη σχεδίαση της συνολικής αλυσίδας του δέκτη όπου θα ενώσουμε όλα τα επιμέρους κυκλώματα και θα επαναπροσδιορίσουμε όλες τις τιμές ώστε συνολικά η αλυσίδα να παρέχει τις βέλτιστες προδιαγραφές.

4.3.1 Κύκλωμα BaseBand με Ιδανικό Τελεστικό Ενισχυτή

Αρχικά η υλοποίηση θα πραγματοποιηθεί χρησιμοποιώντας ως τελεστικό ενισχυτή του κυκλώματος baseband, έναν ιδανικό opamp όπως φαίνεται στο Σχ.4.18. Είναι πλήρως διαφορικός χρησιμοποιώντας μία πηγή vcvs (voltage controlled voltage source) ώστε να παρέχει ένα κέρδος της τάξης των 80dB. Επίσης υπάρχει ένα RC κύκλωμα για να προσομοιώνουμε τον πόλο ενός πραγματικού κυκλώματος. Την έξοδο την παίρνουμε διαφορικά χρησιμοποιώντας δύο vcvs πηγές με κέρδος 0.5 και -0.5 αντίστοιχα, ενώ υπάρχει και ένα common mode feedback κύκλωμα.



Σχήμα 4. 18 Ideal Opamp

Όντας ιδανικός ενισχυτής, δεν μπορεί να παρέχει στο κύκλωμα μη γραμμικότητες και θόρυβο όπως θα υπήρχε σε έναν πραγματικό opamp, παρόλα αυτά καθιστά τη σχεδίαση ικανή ώστε να μπορέσουμε να παρατηρήσουμε τις μη γραμμικότητες και το θόρυβο που βάζουν τα πραγματικά κυκλώματα του LNA και του μίκτη. Βέβαια στην επόμενη παράγραφο θα δούμε τη σχεδίαση ενός μη ιδανικού ενισχυτή, καθώς επίσης και τις διαφορές στη σχεδίαση σε σχέση με τον ιδανικό Opamp.

Η κυκλωματική διάταξη ενός τυπικού φίλτρου Baseband φαίνεται στο Σχ.4.19 όπου διαφορικά υπάρχει RC ανάδραση για να μετατρέπει το baseband ρεύμα του μίκτη σε τάση και ταυτόχρονα να πραγματοποιεί ένα πρώτης τάξης φιλτράρισμα.



Σχήμα 4. 19 Τυπικό Φίλτρο Baseband

Oi tiμές για τα στοιχεία R και C επιλέγονται έτσι ώστε να παρέχουν μία συχνότητα f_{3dB} στα 20MHz. Η συνολική τοπολογία με τον LNA, τον μίκτη αλλά και το κύκλωμα του baseband παρουσιάζεται στο σχήμα Σχ.4.20. Το RF σήμα προέρχεται από την πηγή port με αντίσταση 50Ω, όπου μετασχηματίζεται σε 100Ω στα άκρα του balun, και οδηγείται στον ενισχυτή χαμηλού θορύβου. Από τον LNA, που χρησιμοποιείται ως διαγωγός, το RF ρεύμα πολλαπλασιάζεται με το effective Q του κυκλώματος συντονισμού και οδηγείται στον μίκτη όπου αποδιαμορφώνεται σε baseband ρεύμα, το οποίο, λόγω του virtual ground του τελεστικού περνά από το RC κύκλωμα ανάδρασης και μετατρέπετε σε διαφορική τάση εξόδου. Τα πηνία Lg να πετυχαίνουμε Q = 25, R_{Lg} =2πfLg/Q, ενώ στα πηνία Ls και L_{load} να πετυχα15, αφού θεωρούμε ότι τα πηνία Lg θα τοποθετηθούν εκτός chip, ενώ τα άλλα είναι ενσωματωμένα.



Σχήμα 4. 20 Συνολική Διάταξη LNA/Mixer/ Typical BB Filter

4.3.1.1 Συντονισμός Κυκλώματος Εξόδου

Έχοντας λοιπόν συνδέσει όλα τα κυκλώματα στην τελική τοπολογία προσπαθούμε να βρούμε μία τιμή για το κύκλωμα LC και τους σε σειρά πυκνωτές με τον μίκτη ώστε να πετυχαίνουμε το μέγιστο Conversion Gain. Κρατάμε σταθερή την τιμή του πηνίου L_{tank}=1nH και συντονίζουμε τη διάταξη για διάφορες τιμές των πυκνωτών C_{tank} και C_{series}. Επειδή οι πυκνωτές είναι παράλληλα, αυξάνοντας τον έναν πυκνωτή οι άλλοι θα πρέπει να μικρύνουν για να έχουμε συντονισμό. Θα δούμε ότι υπάρχει ένας συγκεκριμένος συνδυασμός τιμών των πυκνωτών έτσι ώστε να πετυχαίνουμε μέγιστο Conversion Gain.



Σχήμα 4. 21 Συντονισμός S11dB20 LNA - Συντονισμός LC tank, Cseries

Ξεκινάμε τη σχεδίαση βάζοντας μία μικρή τιμή για τον πυκνωτή C_{tank} =0.5pF και τον αυξάνουμε μέχρι 2.5pF με βήμα 0.2pF. Τρέχοντας ανάλυση HB και HBSP στο port που έχουμε συνδέσει διαφορικά στο κύκλωμα εξόδου του LNA βρίσκουμε κάθε φορά μία τιμή για τους σε σειρά πυκνωτές ώστε να έχουμε συντονισμό (κοιτάμε η αντίσταση να είναι άπειρη στην συχνότητα 2.7GHz όπως στο σχήμα Σχ.4.21(β).). Όμως ανάλογα με τον συνδυασμό αυτών των τιμών, ένα μέρος του φορτίου εξόδου του ενισχυτή εμφανίζεται στην είσοδο του LNA με αποτέλεσμα να χαλάει το ταίριασμα της εισόδου του. Για αυτό το λόγο θα πρέπει κάθε φορά που αλλάζουμε τις τιμές του φορτίου εξόδου να ταιριάζουμε πάλι την είσοδο του LNA, Σχ.4.21 (α), ειδάλλως τα αποτελέσματα που θα βγάλουμε θα είναι ανακριβή. Ένα άλλο χαρακτηριστικό σημείο της σχεδίασης που θα πρέπει να προσέξουμε είναι πως το Συνολικό Conversion Gain του μίκτη δεν μπορούμε να το μετρήσουμε από την διαφορική έξοδο των cascaded τρανζίστορ (πηγές V16 και V17 στο σχήμα Σχ.4.20) προς την έξοδο του μίκτη, αλλά από την διαφορική έξοδο των τρανζίστορ εισόδου του LNA (πηγές V12 και V14 στο σχήμα Σχ.4.20) προς την έξοδο του μίκτη, αφού στο συντονισμό του κυκλώματος εξόδου συμμετέχουν και οι παρασιτικοί πυκνωτές C_{GD} των cascaded τρανζίστορ.

Για να μπορέσουμε να δούμε το θόρυβο της διάταξης τρέχουμε μία HBNOISE ανάλυση. Κάθε φορά μετράμε το παθητικό κέρδος του LNA, το συνολικό κέρδος του LNA, το κέρδος του μίκτη, το Συνολικό Conversion Gain, το Noise Figure αλλά και το IIP3 (Input Intercept Point 3). Για να μπορέσουμε να υπολογίσουμε το IIP3 θα πρέπει να φτιάζουμε ένα καινούργιο test bench ώστε να προσομοιώσουμε τους δύο παρεμβολείς (interferers) που απαιτεί ο υπολογισμός του. Οι τιμές που βάζουμε για την ισχύ και τις συχνότητες των δύο αυτών παρεμβολέων τις παίρνουμε από τις προδιαγραφές που μας έχουν δοθεί από την εταιρία Broadcom Semiconductors Hellas S.A.

Πραγματοποιώντας όλες τις παραπάνω παραμετρικές προσομοιώσεις μπορούμε να φτιάξουμε έναν αναλυτικό Πίνακα 4.2, με όλες τις τιμές για όλες τις παραμέτρους σχεδίασης όπως φαίνεται παρακάτω. Παρατηρώντας τα αποτελέσματα μπορούμε να βγάλουμε πολύ ενδιαφέροντα συμπεράσματα για τη σχεδίαση.

						Conversion		Passive		
Lg	Ls	Ctank	Cseries	Overall Gain	Mixer Gain	Gain (Single)	LNA Gain	Gain	NF	IIP3
8.2	112	0.5	1.2	63.56	-3.85	0.955	26.78	15.13	1.808	
8.17	117	0.7	1.1	63.93	-3.86	1.425	25.33	15.07	1.78	
8.15	125	0.9	1	64.15	-3.87	1.88	26.88	14.92	1.765	-21.09
8.1	132	1.1	0.9	64.46	-3.87	2.387	31.12	14.81	1.731	-21.2
8.075	142	1.3	0.81	64.66	-3.88	2.788	34.09	14.71	1.713	-21.06
8.03	155	1.4	0.75	64.41	-3.88	2.832	33.7	14.51	1.69	-20.87
8.05	160	1.5	0.715	64.48	-3.88	3.173	35.62	14.3	1.699	-20.89
8	163	1.6	0.65	64.76	-3.89	3.026	36.18	14.76	1.671	-20.87
7.97	166	1.7	0.6	64.99	-3.89	3.041	31.71	15.01	1.654	-20.94
8	200	1.9	0.5	63.96	-3.89	2.84	36.1	14.45	1.67	-19.75
8	230	2.1	0.4	62.92	-3.9	2.15	40	14.3	1.678	-19.04
7.9	247	2.3	0.3	63.45	-3.9	1.83	40	14.39	1.62	-19.53
7.84	272	2.5	0.2	60.1	-3.9	1.09	44	14	1.61	

Πίνακας 4. 2 Sweep για μέγιστο κέρδος μίκτη

Όπως βλέπουμε από τον παραπάνω πίνακα αλλά και στο γράφημα Σχ.4.22 όσο αυξάνουμε τον πυκνωτή C_{tank}, ο πυκνωτής Cseries μειώνεται (μπλε γραμμή) ενώ υπάρχει ένας συγκεκριμένος συνδυασμός τιμών για τους πυκνωτές ώστε το συνολικό Conversion Gain (πορτοκαλί γραμμή) να παίρνει μέγιστη τιμή. Οι τιμές αυτές είναι C_{tank}=1.5pF και C_{series}=0.715pF, ενώ βλέπουμε πως αλλάζουν οι τιμές των πηνίων Ls και Lg έτσι ώστε να έχουμε ταίριασμα στην είσοδο του LNA.



Σχήμα 4. 22 Mixer Conversion Gain, Cseries VS Ctank

Έτσι για την βέλτιστη τιμή των παραπάνω συνδυασμών πετυχαίνουμε ένα Noise Figure = 1.699dB, Σχ.4.23, ενώ το Συνολικό Διαφορικό Conversion Gain είναι -2.827 (Conversion Gain (Single) – 6dB). Παρατηρούμε λοιπόν πως για την βέλτιστη σχεδίαση πετυχαίνουμε ένα κέρδος ρεύματος κατά 7.55dB μεγαλύτερο σε σχέση με τον κλασσικό τρόπο σχεδίασης της παραγράφου 4.2.2 όπου εκεί το Συνολικό διαφορικό Conversion Gain ήταν -10.38dB. Η τιμή του IIP3 είναι -20.89dBm και βλέπουμε πως βελτιώνεται όσο ο πυκνωτής Cseries μικραίνει, αφού η τιμή του πηνίου Lg μειώνεται με αποτέλεσμα να μειώνεται και το παθητικό κέρδος. Το συνολικό κέρδος της διάταξης από την είσοδο της κεραίας στην διαφορική έξοδο του baseband φίλτρου είναι 64.48dB.



Σχήμα 4. 23 Noise Figure

4.3.2 Εξωτερικός Πυκνωτής, C_{par}, Παράλληλα στους C_{gs}

Οι τιμές που παίρνουμε από την παραπάνω σχεδίαση για το θόρυβο, τη γραμμικότητα και το κέρδος είναι εντός των προδιαγραφών που μας έχουν δοθεί από την εταιρία Broadcom Semiconductors Hellas S.A, όπως φαίνονται στο κεφάλαιο 1 της εισαγωγής. Όπως βλέπουμε πιάνουμε όλες τις κύριες προδιαγραφές, IIP3, Noise Figure, Κέρδος, όμως ξέρουμε πως αυτές οι προδιαγραφές συμπεριλαμβάνουν το θόρυβο και τη μη γραμμικότητα του πραγματικού τελεστικού ενισχυτή για το κύκλωμα του baseband, ενώ στο κύκλωμα μας δεν συμβαίνει αυτό. Θέλουμε λοιπόν να βελτιώσουμε και άλλο αυτές τις προδιαγραφές και κυρίως το θόρυβο και το IIP3 αφού ξέρουμε πως αυτές θα επηρεαστούν περισσότερο με την αντικατάσταση του ιδανικού Opamp από έναν πραγματικό. Η προδιαγραφή που μας δίνεται για το συνολικό κέρδος της διάταξης LNA, μίκτης και baseband φίλτρο είναι στα 45dB ενώ εμείς καταφέρνουμε να πιάσουμε 65dB. Έτσι βάζοντας τον πραγματικό τελεστικό ενισχυτή έχουμε περιθώριο να πιάσουμε θα 45dB.

Προσομοιώνοντας το Noise Summary του συνολικού κυκλώματος παρατηρούμε όπως φαίνεται και στην εικόνα του Σχ.4.24, ότι έχουμε μεγάλο Noise Contribution (14%) από τα πηνία Lg. Αυτό συμβαίνει επειδή η τιμή των πηνίων Lg είναι αρκετά μεγάλη, 8nH, με αποτέλεσμα η παρασιτική αντίστασή τους R_{Lg}, να βάζει αρκετό θόρυβο στο σύστημα αφού μεγαλώνει αρκετά, 5.1Ω.

Execute Second	Results	Display Window	↑ _ □ ×
Window Exp	pressions li	nfo <u>H</u> elp	cādence
Device	Param	Noise Contribution	% Of Total
/PORT in	rn	1.22409e-12	67.84
/Lg1	rn	2.52141e-13	13.97
/Lg2	rn	2.52141e-13	13.97
/Rbias1	rn	1.02689e-14	0.57
/Rbias2	rn	1.02689e-14	0.57
/Ls2	rn	7.19919e-15	0.40
/Ls1	rn	7.19919e-15	0.40
/Min2	id	6.70952e-15	0.37
/Min1	id	6.70952e-15	0.37
/Opamp1/R1	rn	5.09489e-15	0.28
/Opamp1/R2	rn	5.09489e-15	0.28
/Mcasc1	id	2.62425e-15	0.15
/Mcasc2	id	2.62425e-15	0.15
/Opamp2/R1	rn	2.16812e-15	0.12
/Opamp2/R2	rn	2.16812e-15	0.12

Σχήμα 4. 24 Noise Summary

Για να μπορέσουμε να λύσουμε το παραπάνω πρόβλημα του θορύβου αλλά ταυτόχρονα να βελτιώσουμε και τη γραμμικότητα, αυτό που μπορούμε να κάνουμε είναι να μειώσουμε την τιμή του πηνίου Lg. Με αυτόν τον τρόπο θα μειωθεί η παρασιτική αντίσταση, άρα και ο θόρυβος, ενώ παράλληλα όπως φαίνεται και από την παρακάτω σχέση, το Passive Gain της εισόδου στη συχνότητα συντονισμού θα μειωθεί με αποτέλεσμα να βελτιωθεί η γραμμικότητα IIP3.

Passive Gain
$$\frac{V_G}{V_{in}} = 1 - j\omega_0 \frac{L_g}{\frac{L_s g_m}{C_{gs}}} = 1 - j_{-0} \frac{L_g}{50}$$

Όμως εδώ θα πρέπει να προσέξουμε, όπως φαίνεται και από τις παρακάτω εξισώσεις του matching network, πως αφού αλλάζει η τιμή του πηνίου θα αλλάξει και το ταίριασμα της εισόδου.

$$\frac{g_m L_s}{c_{gs}} = 50\Omega$$
 και $s(L_s + L_g) + \frac{1}{sc_{gs}} = 0$

Αν μειώσουμε το πηνίο Lg, τότε για να παραμείνει το φανταστικό μέρος μηδέν θα πρέπει το πηνίο Ls να μεγαλώσει. Και αφού το Ls μεγαλώνει, θα μεγαλώσει και το πραγματικό μέρος. Το πραγματικό μέρος επιθυμούμε να παραμείνει σταθερό στα 50Ω, και αφού οι παράμετροι των τρανζίστορ εισόδου, gm, Cgs, είναι σταθεροί αυτό που κάνουμε είναι να προσθέσουμε ένα πυκνωτή Cpar, παράλληλα στους παρασιτικούς πυκνωτές Cgs των τρανζίστορ εισόδου, όπως φαίνεται παραπάνω στο σχήμα Σχ.4.25. Συνεπώς με αυτόν τον πυκνωτή μπορούμε να αντισταθμίσουμε το ποσοστό αύξησης του πηνίου Ls.



Σχήμα 4. 25 Cpar Implementation

Όπως και πριν έτσι και εδώ θα τρέζουμε κάποιες παραμετρικές για να δούμε την συμπεριφορά του κυκλώματος με την είσοδο του παράλληλου αυτού πυκνωτή. Κάθε φορά που αλλάζουμε την τιμή του θα πρέπει να συντονίζουμε την είσοδο. Ξεκινάμε με μία τιμή για το

Cpar στα 40fF και φτάνουμε έως τα 500fF. Δεν μπορούμε να βάλουμε πολύ μεγάλες τιμές για τον παράλληλο πυκνωτή καθώς η συχνότητα λειτουργίας των τρανζίστορ ω_T=gm/Cgs θα μειωθεί.



Σχήμα 4. 26 Lg,Ls VS Cpar

Στο Σχ.4.26 παρουσιάζουμε τον τρόπο που μεταβάλλονται τα πηνία Lg και Ls συναρτήσει του παράλληλου πυκνωτή Cpar. Όπως βλέπουμε, καθώς ο πυκνωτής Cpar αυξάνεται το πηνίο Lg (κόκκινη γραμμή) μειώνεται ενώ το πηνίο Ls (μπλε γραμμή) αυξάνεται όπως προβλέψαμε από τις εξισώσεις.



Σχήμα 4. 27 dsbNF, IIP3 VS Cpar

Στο γράφημα Σχ.4.27 παρουσιάζουμε την συμπεριφορά του Noise Figure και του IIP3 καθώς αυξάνουμε τον παράλληλο πυκνωτή. Όμως βλέπουμε και οι δύο παράμετροι βελτιώνονται σημαντικά. Το IIP 3 (πορτοκαλί γραμμή) από -21.5dBm βελτιώνεται στο - 16dBm, ενώ το Noise Figure (μπλε γραμμή) βελτιώνεται από 1.7dB σε 1.1dB. Παράλληλα στο Σχ.4.28 βλέπουμε πως αυξάνοντας τον παράλληλο πυκνωτή το παθητικό κέρδος εισόδου θα μειωθεί και αντίστοιχα θα μειωθεί και το συνολικό κέρδος της διάταξης. Για να

αντισταθμίσουμε αυτή την απώλεια κέρδους μπορούμε να αυξήσουμε την αντίσταση ανάδρασης Rf του baseband κυκλώματος, από 4kΩ με κέρδος 60.49dB, σε 8kΩ και κέρδος στα 66.39dB.



Σχήμα 4. 28 Passive Gain, Overall Gain VS Cpar

Έχουμε λοιπόν σχεδιάσει την κύρια αλυσίδα σε ένα σύστημα δέκτη για κινητές επικοινωνίες, το οποίο λειτουργεί για το δίκτυο LTE/4G στη συχνότητα 2.7GHz. Προσομοιώνοντας πλήρως το κύκλωμα του ενισχυτή χαμηλού θορύβου, αλλά και του μίκτη με όλα τα υπό κυκλώματά τους, αλλά χρησιμοποιώντας ιδανικό τελεστικό ενισχυτή για το κύκλωμα του Baseband φίλτρου, και με την τεχνική πρόσθετου πυκνωτή παράλληλα στον Cgs των τρανζίστορ εισόδου, με τιμή Cpar=200fF και αντίσταση ανάδρασης Rf=8KΩ, οι καινούργιες προδιαγραφές που πετυχαίνουμε φαίνονται στον Πίνακα 4.3.

Specifications	Broadcom Given	Ideal Opamp	Ideal Opamp + Cpar	Μονάδες
Supported Band	2.620-2.690	2.620-2.690	2.620-2.690	(GHz)
LNA/Mixer Gain	45	64.48	66.39	(dB)
NF	2.8	1.699	1.04	(dB)
IIP3	-24	-20.89	-18.36	(dBm)
P-1dBin	-35	-27.45	-25.85	(dBm)

Πίνακας 4. 3 Προδιαγραφές Ιδανικού ΟΡΑΜΡ με και χωρίς τον Cpar

Όπως πολύ εύκολα παρατηρούμε από τον παραπάνω πίνακα, με την είσοδο του παράλληλου πυκνωτή καταφέρνουμε να κρατήσουμε το ίδιο κέρδος, βελτιωμένο κατά 2dB, στα 66.39dB, ενώ όπως βλέπουμε το Noise Figure βελτιώνεται αρκετά από το 1.699dB στο 1dB. Παράλληλα καταφέρνουμε να βελτιώσουμε σημαντικά και τη γραμμικότητα του

κυκλώματος, αφού το IIP3 από -20.89dBm βελτιώνεται 2dBm, στα -18.36dBm, ενώ το 1dB Compression Point από το -27.45dBm ανεβαίνει στα -25.85dBm. Εδώ θα πρέπει να τονίσουμε πως και στις δύο περιπτώσεις είμαστε εντός των δοσμένων προδιαγραφών, αλλά ξέροντας ότι με την είσοδο του πραγματικού Opamp θα χαλάσουν αρκετά, προτιμούμε να τις βελτιώσουμε.

4.3.3 Κύκλωμα Baseband με Πραγματικό Τελεστικό Ενισχυτή

Προχωράμε τώρα στη σχεδίαση ενός πραγματικού Τελεστικού Ενισχυτή, ώστε να μπορέσουμε να βγάλουμε ακόμη πιο ολοκληρωμένα συμπεράσματα για τη διάταξη της Direct Conversion Αρχιτεκτονικής.

Οι προδιαγραφές που επιθυμούμε να έχει ο ενισχυτής σε συνδεσμολογία Ανοικτού Βρόχου είναι ένα ικανοποιητικό κέρδος μεγαλύτερο των 40dB, με ένα αρκετά μεγάλο Bandwidth στο 1GHz. Το περιθώριο φάσης θέλουμε να είναι αρκετό ώστε να παρέχουμε ένα σταθερό κύκλωμα που δεν ταλαντώνει, όμως λόγω της παθητικής φύσης του μίκτη, δεν υπάρχει μεγάλο Swing τάσης στην είσοδο του τελεστικού με αποτέλεσμα ένα περιθώριο φάσης πάνω από 45° να είναι αρκετό. Η κατανάλωση δεν θέλουμε να ξεπερνά τα 3.5mA.

Καθώς δεν έχουμε μεγάλες απαιτήσεις ως προς το κέρδος και το stability του ενισχυτή, η τοπολογία που επιλέγουμε να χρησιμοποιήσουμε είναι ο απλός πλήρως διαφορικός ενισχυτής δύο σταδίων, όπως φαίνεται στο Σχ.4.29.



Σχήμα 4. 29 Κύκλωμα Opamp

Χρησιμοποιώντας τον ενισχυτή ως πλήρως διαφορικό καταφέρνουμε να πετύχουμε διπλάσιο Swing της τάσης στην έξοδο, ενώ κρατάμε το ίδιο Slew Rate σε σχέση με έναν ενισχυτή μονής εξόδου. Το πρώτο στάδιο είναι ένα διαφορικό pmos στάδιο με το μέγεθος των τρανζίστορ εισόδου να είναι μεγάλο, 400u, ώστε να βάζουν λιγότερο Flicker Noise. Το δεύτερο στάδιο είναι ένα common source στάδιο χρησιμοποιώντας πυκνωτές και αντιστάσεις για να κάνουμε pole splitting και αντιστάθμιση. Μετρώντας και παίρνοντας την μέση τιμή των δύο εξόδων, την βάζουμε ως είσοδο στο κύκλωμα του common mode, το οποίο είναι και αυτό ένα διαφορικό στάδιο με τέσσερεις φορές μικρότερα στοιχεία από το διαφορικό στάδιο εισόδου.

Με την παραπάνω τοπολογία πετυχαίνουμε ένα κέρδος ανοιχτού βρόγχου στα 43.8dB και ένα περιθώριο φάσης στις 51°, ενώ το περιθώριο κέρδους είναι μεγαλύτερο των 10dB. Η συχνότητα γονάτου 3dB είναι 6.9MHz, ενώ η συχνότητα μοναδιαίου κέρδους είναι $f_T = 1$ GHz. Τα διαγράμματα Bode φαίνονται στο παρακάτω σχήμα Σχ.4.30.

Στην παραπάνω τοπολογία του ενισχυτή σε κλειστό βρόγχο μαζί με το RC κύκλωμα ανάδρασης, τρέξαμε stability ανάλυση και είδαμε ότι το σύστημα είναι ευσταθές. Ανάλυση stability επίσης τρέξαμε και για το loop του κυκλώματος του common mode στην περίπτωση που ο ενισχυτής είναι σε open loop αλλά και close loop, για το οποίο πετυχαίνουμε ένα περιθώριο φάσης 64.45° στη συχνότητα 61.22MHz, και ένα περιθώριο κέρδους στα 28.88dB στη συχνότητα 1.42GHz για την πρώτη περίπτωση, ενώ και στη δεύτερη περίπτωση το σύστημα του common mode είναι ευσταθές.





Έχοντας σχεδιάσει και το κύκλωμα του τελεστικού ενισχυτή τώρα είμαστε σε θέση να βγάλουμε πλήρη και ακριβή συμπεράσματα για όλη την τοπολογία του δέκτη.

4.3.4 Τελικά Αποτελέσματα, Προδιαγραφές, Σύγκριση

Αντικαθιστώντας τον ιδανικό Opamp του σχήματος Σχ.4.20, με αυτόν που σχεδιάσαμε, και τρέχοντας τις ίδιες αναλύσεις με πριν, είμαστε σε θέση να βγάλουμε τα τελικά συμπεράσματα της τοπολογίας μας και να τα συγκρίνουμε με τις δοσμένες προδιαγραφές.
Αρχικά αντικαθιστούμε μόνο το κύκλωμα του τελεστικού ενισχυτή, κρατώντας όλα τα άλλα στοιχεία με τις ίδιες τιμές (την αντίσταση ανάδρασης του κυκλώματος baseband την αφήνουμε όπως και πριν στα 4kΩ). Με αυτό τον τρόπο θα μπορέσουμε να δούμε πως επηρεάζεται η συνολική αλυσίδα. Αυτό που παρατηρούμε είναι ότι το συνολικό κέρδος πέφτει κατά 8.5dB από 66.39dB που ήταν πριν, με Rf=8kΩ, στα 57.89dB με την ίδια τιμή αντίστασης Rf. Επίσης όπως βλέπουμε και στα παρακάτω σχήματα, Σχ.4.31, ο συντονισμός S11 της εισόδου του LNA αλλά και ο συντονισμός στο παράλληλο κύκλωμα του φορτίου LC tank με τους σε σειρά πυκνωτές (μετράμε την αντίσταση να είναι άπειρη), αλλάζουν δραματικά.

Η αντίσταση που μετράμε με HBSP ανάλυση διαφορικά στο φορτίο εξόδου βλέπουμε πως έχει μετακινηθεί προς τις υψηλότερες συχνότητες με μέγιστη τιμή τα 44.4dB για συχνότητα 3.3GHz, ενώ στη συχνότητα 2.7GHz που επιθυμούμε να είναι μέγιστη, με την εισαγωγή του opamp, βλέπουμε ότι εμφανίζεται ένα spike ενώ πριν δεν υπήρχε. Το φαινόμενο αυτό δημιουργείται διότι δεν υπάρχει ανάστροφη απομόνωση στον μίκτη με αποτέλεσμα η αντίσταση εισόδου του μη ιδανικού τελεστικού ενισχυτή να διαμορφώνεται στις υψηλές συχνότητες, όπως εξηγήσαμε και στη θεωρία. Με τον ιδανικό τελεστικό ενισχυτή δεν μπορούσαμε να παρατηρήσουμε το φαινόμενο αυτό καθώς λόγω της ιδανικότητάς του είχε μηδενική αντίσταση εισόδου. Παράλληλα το Noise Figure έχει χειροτερέψει στα 3.26dB ενώ γραμμικότητα χαλάει αρκετά από -18.36dBm που ήταν πριν σε ένα IIP3=-37.28dBm.





Από τα παραπάνω αποτελέσματα βλέπουμε ότι βάζοντας τον μη ιδανικό τελεστικό ενισχυτή στη συνολική τοπολογία του δέκτη και χωρίς να αλλάξουμε τα άλλα στοιχεία της τοπολογίας, η συνολική απόδοση πέφτει με αποτέλεσμα να χρειάζεται να ταιριάξουμε πάλι την είσοδο του LNA αλλά επίσης και να βρούμε καινούργιες τιμές για τους πυκνωτές του LC tank και των σε σειρά πυκνωτών του μίκτη, ώστε να συντονίζουν και να δίνουν μέγιστο κέρδος.

Για να μπορέσουμε να περιορίσουμε το φαινόμενο της μετατροπής της αντίστασης του baseband στο RF, θα πρέπει να μικρύνουμε αρκετά την τιμή των σε σειρά πυκνωτών του μίκτη, Cseries, και να μεγαλώσουμε τον πυκνωτή C_{tank} του LC tank. Με αυτόν τον τρόπο η σύνθετη αντίσταση του σε σειρά πυκνωτή, $Z_{Cseries} = 1/j\omega C_{series}$, θα πάρει μεγαλύτερες τιμές καθώς μικραίνει η χωρητικότητα C_{series} και θα αποκόψει το baseband σήμα, που δημιουργείται λόγω της αντίστασης του οpamp, να περάσει προς τη μεριά του RF. Σαν αποτέλεσμα δεν εμφανίζεται εκείνο το spike όταν υπολογίζουμε την διαφορική αντίσταση του κυκλώματος συντονισμού.

Συντονίζοντας λοιπόν πάλι την είσοδο του LNA για τιμές πηνίων L_S=336pH και L_G=6.085nH αλλά και το παράλληλο κύκλωμα του LC tank με τους σε σειρά πυκνωτές ώστε να δίνουν μέγιστο κέρδος όπως στα προηγούμενα, για τιμές L_{tank}=1nH, C_{tank}=2.5pF και C_{series}=300fF, οι προδιαγραφές της συνολικής αλυσίδας για αντίσταση ανάδρασης Rf=8kΩ είναι: Συνολικό Κέρδος= 55dB, Noise Figure= 1.68dB και IIP3=- 37.28dBm.

Όπως βλέπουμε πετυχαίνουμε ένα κέρδος και ένα Noise Figure που είναι εντός των προδιαγραφών που μας έχουν δοθεί, όμως η γραμμικότητα έχει χαλάσει πάρα πολύ, αφού η δοσμένη προδιαγραφή είναι τα –24dBm για σήματα εισόδου με ισχύ στα -46dBm. Παρατηρώντας τη λειτουργία του συνολικού κυκλώματος βλέπουμε πως ένα σήμα στην είσοδο του RF με ισχύ στα -46dBm, θα ενισχυθεί με ένα κέρδος των 55dB με αποτέλεσμα στην έξοδο του baseband να πάρουμε ένα σήμα με ισχύ στα 9dBm που αντιστοιχεί σε μία τάση 0.9V_{peak}, ενώ η τάση τροφοδοσίας μας είναι 1V. Έτσι είναι λογικό το σήμα μας στην έξοδο να παραμορφωθεί. Έτσι αυτό που κάνουμε είναι να ρίξουμε το κέρδος της συνολικής αλυσίδας κατά 10dB, ώστε να πιάνουμε την προδιαγραφή του κέρδους που είναι τα 45dB, ενώ παράλληλα να βελτιώσουμε τη γραμμικότητα. Για να ρίξουμε το συνολικό κέρδος της αλυσίδας μειώνουμε την τιμή της αντίστασης ανάδρασης Rf, του κυκλώματος baseband, από τα 8kΩ που είχαμε πριν στα 1.2kΩ.

Με αυτό τον τρόπο θα ρίξουμε το συνολικό κέρδος και θα πιάσουμε και τη προδιαγραφή για τη γραμμικότητα αλλά παράλληλα δεν θα μειώσουμε το κέρδος του LNA που θέλουμε να είναι υψηλό, πετυχαίνουμε 34dB, και έτσι το συνολικό Noise Figure θα παραμείνει χαμηλά. Έτσι τα τελικά αποτελέσματα της σχεδίασης για βέλτιστες τιμές είναι ένα κέρδος στα 45.63dB και ένα Noise Figure στα 1.759dB. Παράλληλα η γραμμικότητα είναι IIP3=-22.58dBm και το 1-dB Compression Point είναι -34.5dBm.

Στον Πίνακα 4.4 παρουσιάζουμε τα αποτελέσματα της τελικής σχεδίασης όπου τα συγκρίνουμε με τις δοσμένες προδιαγραφές από την Broadcom αλλά και με τις προηγούμενες υλοποιήσεις για ιδανικό τελεστικό ενισχυτή.

			Ideal Opamp +	Ideal Opamp +			
Specifications	Broadcom Given	Ideal Opamp	Cpar, Rf=8kΩ	Cpar, Rf=4kΩ	Opamp, Rf=8kΩ	Opamp, Rf=1.2kΩ	Μονάδες
Supported Band	2.620-2.690	2.620-2.690	2.620-2.690	2.620-2.690	2.620-2.690	2.620-2.690	(GHz)
LNA/Mixer Gain	45	64.48	66.39	60.49	55	45.63	(dB)
NF	2.8	1.699	1.04	1.06	1.68	1.759	(dB)
IIP3	-24	-20.89	-18.36	-18.57	-37.28	-22.58	(dBm)
P-1dBin	-35	-27.45	-25.85	-26.05	-39.15	-34.5	(dBm)

Πίνακας 4. 4 Τελικά αποτελέσματα Συνολικής Τοπολογίας Δέκτη, Σύγκριση με δοσμένες Προδιαγραφές

Με την παραπάνω τελική υλοποίηση του συστήματος καταφέραμε να πιάσουμε όλες τις προδιαγραφές που μας δόθηκαν και μάλιστα με ικανοποιητικά αποτελέσματα. Από τα 45dB που είναι η προδιαγραφή για το κέρδος, καταφέρνουμε να πετύχουμε ένα κέρδος ελαφρώς υψηλότερο στα 45.63dB, ενώ πετυχαίνουμε ένα Noise Figure 1dB κάτω από τη δοσμένη προδιαγραφή, στα 1.759dB. Θεωρούμε πως το περιθώριο αυτό του ενός dB μας δίνεται προκειμένου να εξισορροπήσουμε το θόρυβο που θα βάλουν τα παρασιτικά του layout. Επίσης βλέπουμε πόσο καλή τιμή πετυχαίνουμε για τη γραμμικότητα με τις αλλαγές που πραγματοποιήσαμε σε όλες τις παραπάνω παραγράφους, με τιμή στα -22.58dBm από -24dBm που είναι η προδιαγραφή.

5

Επίλογος

Η σχεδίαση ενός ολοκληρωμένου δέκτη για κινητές επικοινωνίες και για συστήματα LTE/4G στη μπάντα των 2.7GHz παρουσιάστηκε στα προηγούμενα κεφάλαια. Οι προδιαγραφές που έπρεπε να πιάσουμε για την συνολική τοπολογία του δέκτη αντικατοπτρίζουν τις σημερινές απαιτητικές προδιαγραφές που έχουν τα επικοινωνιακά συστήματα και μας δόθηκαν από την εταιρεία Broadcom Semiconductors Hellas S.A.

5.1 Σύνοψη και συμπεράσματα

Η τεχνολογία που χρησιμοποιήθηκε για τις προσομοιώσεις στο πρόγραμμα Cadence Virtuoso είναι η TSMC90nm. Ξεκινήσαμε τη σχεδίαση από τον ενισχυτή χαμηλού θορύβου, και στη συνέχεια σχεδιάσαμε τον παθητικό μίκτη οδηγούμενο από ρεύμα με βάση δύο διαφορετικές μεθόδους σχεδίασης, τον κλασσικό και τον βέλτιστο τρόπο σχεδίασης. Στην κλασσική μέθοδο αυτό που κάναμε ήταν να συντονίσουμε το LC φορτίο του LNA στην RF συχνότητα, και κρατώντας τους σε σειρά πυκνωτές του μίκτη σε μία μεγάλη χωρητικότητα το ρεύμα του διαγωγού περνούσε προς τον μίκτη και αποδιαμορφωνόταν χωρίς να δίνει κάποιο επιπλέον κέρδος ρεύματος. Αντίθετα στη σχεδίαση με το βέλτιστο τρόπο αποδείξαμε πως όταν συντονίσουμε το φορτίο LC tank με τους σε σειρά πυκνωτές του μίκτη, τότε το ρεύμα του διαγωγού πολλαπλασιαζόταν με το effective Q της παραλληλίας των στοιχείων δίνοντας ένας κέρδος ρεύματος 8dB μεγαλύτερο από τον κλασσικό τρόπο σχεδίασης.

Στη συνέχεια προσθέσαμε επάνω στο κύκλωμα του μίκτη, τον ενισχυτή χαμηλού θορύβου αλλά και το κύκλωμα του baseband, χρησιμοποιώντας αρχικά ιδανικό τελεστικό ενισχυτή για το τελευταίο, και είδαμε την συμπεριφορά όλου του κυκλώματος. Βγάλαμε κάποια συμπεράσματα για το πώς να βελτιώσουμε ακόμα περισσότερο τη συνολική τοπολογία εκμεταλλευόμενοι το φαινόμενο σώματος, ώστε να μικρύνουμε το χωρικό φορτίο που βλέπει ο ταλαντωτής στα gate των τρανζίστορ του μίκτη, που λειτουργούν στην περιοχή της τριόδου. Παράλληλα είδαμε έναν τρόπο να βελτιώσουμε τη γραμμικότητα αλλά και το θόρυβο της συνολικής αλυσίδας, τοποθετώντας έναν παράλληλο πυκνωτή, C_{par}, στους πυκνωτές C_{GS} τρανζίστορ εισόδου του LNA.

Έχοντας βγάλει τελικά αποτελέσματα για την παραπάνω σχεδίαση χρησιμοποιώντας ιδανικό τελεστικό ενισχυτή, ώστε να πιάνουμε όλες τις δοσμένες προδιαγραφές, σχεδιάζουμε ένα μη ιδανικό Opamp, με μεγάλα τρανζίστορ εισόδου για μειωμένο flicker noise, ώστε βάζοντάς τον στην συνολική τοπολογία να μπορέσουμε να δούμε τις διαφορές που δημιουργούνται επειδή το κέρδος του μη ιδανικού τελεστικού ενισχυτή δεν είναι άπειρο και επιπρόσθετα η αντίσταση εισόδου του συνολικού κυκλώματος του baseband είναι μη μηδενική.

Αντικαθιστώντας τον ιδανικό τελεστικό ενισχυτή με τον πραγματικό και χωρίς να αλλάξουμε κάτι στα υπόλοιπα κυκλώματα και τις αναλύσεις τους, είδαμε πως ξεσυντωνίζεται η είσοδος του RF αλλά και το συντονιστικό κύκλωμα των LC tank- Cseries καθώς επίσης και τον τρόπο με τον οποίο η αντίσταση του baseband εμφανίζεται στο RF λόγω της έλλειψης ανάστροφης πόλωσης του παθητικού μίκτη.

Λύνοντας τα παραπάνω προβλήματα κάναμε μία σύγκριση των δύο τοπολογιών, με ιδανικό και πραγματικό opamp, και είδαμε πόσο πολύ επηρεάζεται η γραμμικότητα λόγω του μεγάλου κέρδους. Μειώνοντας το συνολικό κέρδος της αλυσίδας, μειώνοντας το κέρδος του baseband ώστε να έχουμε καλό noise figure λόγω του υψηλού κέρδους του LNA, καταλήξαμε στις τελικές τιμές για τα στοιχεία του κυκλώματος ώστε να πιάνουμε όλες τις προδιαγραφές που μας είχαν δοθεί.

5.2 Μελλοντικές επεκτάσεις

Η σχεδίαση του παραπάνω δέκτη είναι η βασική τοπολογία μιας Direct Conversion αρχιτεκτονικής. Μελλοντικές επεκτάσεις της παραπάνω σχεδίασης θα μπορούσαν να είναι η σχεδίαση του gain step του LNA, ώστε η συνολική τοπολογία να έχει μεταβλητό κέρδος ανάλογα με το σήμα στην είσοδο του RF. Επίσης θα μπορούσε να σχεδιαστεί το πλήρες κύκλωμα του φίλτρου στο baseband καθώς επίσης να γίνει και η σχεδίαση του layout του συνολικού κυκλώματος.

6

Βιβλιογραφία

- [1] B.Razavi, RFMicroelectronics, 2nded. EnglewoodCliffs, NJ: Prentice-Hall, 1998
- [2] A.Mirzaei,H.Darabi,J.Leete,X.Chen,K.Juan,andA.Yazdi,"Analysis and optimization of current-driven passive mixers in narrowband direct-conversionreceivers", IEEEJ.Solid-StateCircuits,vol.44,no. 10, pp. 2678–2688, Oct. 2009
- [3] Theodore Georgantas, K. Vavelidis, N. Haralabidis, S. Bouras, I. Vassiliou, C. Kapnistis, Y. Kokolakis, H. Peyravi, G. Theodoratos, K. Vryssas, N. Kanakaris, C. Kokozidis, S. Kavadias, S. Plevridis, P. Mudge, I. Elgorriaga, A. Kyranas, S. Liolis, E. Kytonaki, G. Konstantopoulos, P. Robogiannakis, K. Tsilipanos, M. Margaras, P. Betzios, R. Magoon, N. Bouras, M. Rofougaran, R. Rofougaran "A 13mm² 40nm multiband GSM/EDGE/HSPA+/TDSCDMA/LTE transceiver", 2015 IEEE International Solid-State Circuits Conference, (ISSCC) Digest of Technical Papers, 22-26 Feb. 2015
- [4] S. Tadjpour, P. Rossi, L. Romano, R. Chokkalingam, H. Firouzkouhi, F. Shi, M. Leroux, D. Gerna, A. Venca, J. Vasa, B. Ramachandran, B. Brunn, A. Pirola, D. Ottini, A. Milani, E. Sacchi, M. Behera, X. Chen, U. Decanis, M. Tedeschi, S. DalToso, W. Eyssa, C. Cakir, C. Prakash, Y. He, N. Damavandi, R. Srinivasan, D. Shum, X. Fan, C. Yu, E. Pehlivanoglu, H. Zarei, A. Loke, G. Uehara, R. Castello, Y. Song, "A multiband Rel9 WCDMA/HSDPA/TDD LTE and FDD LTE transceiver with envelope tracking", European Solid State Circuits Conference (ESSCIRC), ESSCIRC 2014 40th, 22-26 Sept. 2014
- P. Rakers, D. Schwartz, M. Rahman, J. Mittel, "Saw-less transceiver for 4G/3G/2G
 Cellular Standards", Fujitsu Sci. Tech. J., Vol.48, No.1, January 2012

- [6] Sung-Huang Lee, Eng-Zong hang, Chin-Fong Chiu, Hwann-Kaeo Chiou, "A Novel Low Noise Design Method for CMOS L-degeneration Cascoded LNA ", The 2004 IEEE Asia-Pacific Conference on Circuits and Systems, December 6-9,2004
- [7] Derek K. Shaeffer, and Thomas H. Lee, "A 1.5-V, 1.5-GHz CMOS Low Noise Amplifier", Ieee Journal Of Solid-state Circuits, Vol. 32, No. 5, May 1997
- [8] Ahmadreza Rofougaran, James Y.-C. Chang, Maryam Rofougaran, and Asad A. Abidi, "A 1 GHz CMOS RF Front-End IC for a Direct-Conversion Wireless Receiver", Ieee Journal Of Solid-state Circuits, Vol. 31, No. 7, July 1996
- [9] Nuntachai Poobuapheun, Wei-Hung Chen, Zdravko Boos, and Ali M. Niknejad, "A
 1.5-V 0.7–2.5-GHz CMOS Quadrature Demodulator for Multiband Direct-Conversion Receivers", Ieee Journal Of Solid-state Circuits, Vol. 42, No. 8, August 2007
- [10] EMco Sacchi, Ivan Bietti, Simone Erbat, Luns Tee, Paolo Wmercati and Rinaldo Castellos, "A 15 mW, 70 kHz l/f Corner Direct Conversion CMOS Receiver", Ieee 2003 Custom Integrated Circuits Conference
- [11] Behzad Razavi, "Design Considerations for Direct-Conversion Receivers", Ieee Transactions On Circuits And Systems—ii: Analog And Digital Signal Processing, Vol. 44, No. 6, June 1997
- [12] Zhaolin Pan, Peichen Jiang, Li Zhang, Cui Mao "LowFlickerNoise andHigh Linearity Passive Mixer in (I.ISum CMOS for Direct Conversion Receiver", ©2009 IEEE
- [13] Won Namgoong, and Teresa H. Meng, "Direct-Conversion RF Receiver Design", Ieee Transactions On Communications, Vol. 49, No. 3, March 2001