

## Εθνικό Μετσόβιο Πολγτεχνείο Σχολή Ηλεκτρολογών Μηχανικών και Μηχανικών Υπολογιστών Τομέας Επικοινώνιων, Ηλεκτρονικής και Σύστηματών Πληροφορικής

# Σχεδίαση και Υλοποίηση Low Voltage Differential Signaling(LVDS) Driver και Receiver σε τεχνολογία BiCMOS 90nm

## Διπλωματική Εργάσια

## ΑΓΓΕΛΟΣ ΑΛΕΞΟΠΟΥΛΟΣ

Επιβλέπων: Ιωάννης Παπανάνος Καθηγητής Ε.Μ.Π

Αθηνά, Ιούνιος 2021



## Εθνικό Μετσοβίο Πολγτεχνείο Σχολή Ηλεκτρολογών Μηχανικών και Μηχανικών Υπολογιστών Τομέας Επικοινώνιων, Ηλεκτρονικής και Σύστηματών Πληροφορικής

# Σχεδίαση και Υλοποίηση Low Voltage Differential Signaling(LVDS) Driver και Receiver σε τεχνολογία BiCMOS 90nm

 $\Delta$ ιπλωματική Εργάσια

## ΑΓΓΕΛΟΣ ΑΛΕΞΟΠΟΥΛΟΣ

Επιβλέπων: Ιωάννης Παπανάνος Καθηγητής Ε.Μ.Π

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή την 11<sup>η</sup> Μαΐου 2021

(Υπογραφή)

(Υπογραφή)

(Υπογραφή)

..... Ιωάννης Παπανάνος Καθηγήτης Ε.Μ.Π. Ευστάθιος Συχάς Καθηγητής Ε.Μ.Π

Ευάγγελος Χριστοφόρου Καθηγητής Ε.Μ.Π



## Εθνικό Μετσοβίο Πολγτεχνείο Σχολή Ηλεκτρολογών Μηχανικών και Μηχανικών Υπολογιστών Τομέας Επικοινώνιων, Ηλεκτρονικής και Σύστηματών Πληροφορικής

(Υπογραφή)

## Άγγελος Αλεξόπουλος

Διπλωματούχος Ηλεκτρολόγος Μηχανικός και Μηχανικός Υπολογιστών Ε.Μ.Π.

Copyright © Άγγελος Αλεξόπουλος, 2021. Με επιφύλαξη παντός διχαιώματος. All rights reserved

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.

Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.



## National Technical University of Athens School of Electrical and Computer Engineering Division of Communication, Electronic and Information Engineering

## Design of a Low Voltage Differential Signaling(LVDS) Driver and Receiver in a SiGe BiCMOS 90nm technology

Diploma Thesis

## Angelos Alexopoulos

Supervisor: Yannis Papananos Professor, National Technical University of Athens

Athens, June 2021

## Περίληψη

Η παρούσα διπλωματική πραγματεύεται την σχεδίαση, την προσομοίωση και εν τέλει την κατασκευή μίας ολοκληρωμένης Low Voltage Differential Signaling (LVDS) διεπαφής (interface) που αποτελείται από έναν Πομπό (Driver) και έναν Δέκτη (Receiver). Το συγκεκριμένο κύκλωμα πρόκειται να χρησιμοποιηθεί ως μέρος μίας ευρύτερης διεπαφής που επιτρέπει την επικοινωνία μεταξύ πλακετών (chip) ψηφιακής λογικής σε πολύ υψηλές ταχύτητες μεταφοράς δεδομένων. Μία τέτοια διεπαφή κατέχει σημαντικό ρόλο σε διάφορες τηλεπικοινωνιακές εφαρμογές.

Η εκπόνηση της παρούσας εργασίας κατέστη εφικτή χάρη στην Infineon Technologies AG η οποία και παρείχε την τεχνολογία B12HFC 90nm SiGe BiCMOS στην οποία σχεδιάστηκε το κύκλωμα της διεπαφής. Στόχος της εργασίας τέθηκε, η επίτευξη ρυθμού μετάδοσης δεδομένων της τάξεως των 14 GHz, ταχύτητα η οποία δεν είχε επιτευχθεί σε χάποια άλλη χρησιμοποιούμενη τεχνολογία στην βιβλιογραφία. Αρχικά μελετήθηκε η βιβλιογραφία και επιλέχθησαν ορισμένες αρχιτεκτονικές οι οποίες είχαν επιτύχει υψηλές ταχύτητες σε διάφορες τεχνολογίες υλοποίησης. Προτιμήθηχε η υλοποίηση των προτεινόμενων αρχιτεχτονιχων όπου ήταν δυνατόν, σε τεχνολογία BiCMOS έναντι της CMOS λόγω της υπεροχής της πρώτης στο φάσμα των υψηλών συγνοτήτων. Αφού πραγματοποιήθηκε η σχεδίαση του χυχλώματος με στοιχεία της βιβλιοθήκης B12HFC και εφόσον το κύκλωμα τηρούσε τις προδιαγραφές που τέθηκαν, αχολούθησε η κατασκευή του LVDS interface σε επίπεδο Layout. Στο τελικό κύκλωμα το οποίο θα σταλεί για κατασκεύη έχουν προστεθεί επίσης επαφές σύνδεσης pads, τα οποία εξασφαλίζουν την επικοινωνία της πλακέτας με το εξωτερικό περιβάλλον. Στις προσομοιώσεις λήφθησαν υπ'όψιν και οι επαφές σύνδεσης, με σκοπό να διαπιστωθεί το ποσό της επίδρασής τους στην λειτουργία του χυχλώματος. Τέλος, τα αποτελέσματα της προσομοίωσης που εξήχθησαν παρουσιάζονται στα τελευταία χεφάλαια.

Η διαδικασία σχεδίασης ολοκληρώθηκε επιτυχώς και έφτασε μέχρι την εξαγωγή tape-out, όπου και το σχέδιο στάλθηκε σε εργοστάσιο για να υλοποιηθεί η κατασκευή του.

Επιπροσθέτως, για να καταστεί εφικτή η εξοικείωση με τα εργαλεία και τις τεχνικές που επιτρέπουν την σχεδίαση επικοινωνιακών συστημάτων σε μεγαλύτερη κλίμακα θα γίνει μια σύντομη αναφορά στον τρόπο με τον οποίο το SystemVue μπορεί να προσομοιώσει την λειτουργία μίας επικοινωνιακής αλυσίδας. Στα πλαίσιο αύτο διερευνήθηκε κατά πόσο το περιβάλλον του SystemVue παρουσιάζει πρόσφορο έδαφος για την περαιτέρω ανάπτυξη των επιθυμητών εφαρμογών.

## Λέξεις Κλειδιά:

LVDS DRIVER, LVDS RECEIVER, επιχοινωνιαχά συστήματα, Layout, SiGe Bi-CMOS, High Speed Chip-to-Chip Communication, SystemVue.

## Abstract

The aim of the present thesis is the design, simulation and finally construction of a LVDS Interface which is consisting of a LVDS Driver and a LVDS Receiver, which is going to be used as part of a chip. This chip is going to be used in a greater interface which is allowing the High-speed chip-to-chip communication. Such an interface holds an important role in several telecommunication applications.

The biggest part of the project was realised at Infineon Technologies AG. The design of the interface was implemented at the 0.09 µm SiGe BiCMOS technology B12HFC, which was provided by the company. The aim of the work was to achieve a data transmission rate of 14GHz, a speed that had not been achieved in any other technology used in the literature. Initially, the literature was studied and some architectures were selected which had achieved high speeds in various implementation technologies. It was preferred to implement the proposed architectures where possible, in BiCMOS technology versus CMOS due to its superiority of the first in the high frequency spectrum. After the design of the circuit with elements of the library B12HFC was carried out, and as long as the circuit met the specifications that were set, the construction of the LVDS interface at Layout level followed. Pads connection contacts have also been added to the final circuit that will be sent for construction, which ensure the communication of the board with the external environment. The connection contacts were also taken into account in the simulations, in order to determine the location of their effect on the operation of the circuit. Finally, the simulated results obtained, are presented in the last chapters.

The design process was successfully completed and led to the export of the tapeout, where the design was sent to a factory to carry out the construction.

In addition, in order to enable the familiarization with the tools and techniques that helps communication systems to be designed on a larger scale, a brief reference will be made to how SystemVue can simulate the operation of a communication chain. In this context, it was investigated whether the environment of SystemVue presents a suitable ground for the further development of the desired applications.

#### Key Words:

LVDS DRIVER, LVDS RECEIVER, communication systems, Layout, SiGe BiC-MOS, High Speed Chip-to-Chip Communication, SystemVue.

# Ευχαριστίες

Η παρούσα διπλωματική εργασία εκπονήθηκε στην πολυεθνική εταιρεία Infineon Technologies AG στην πόλη Villach της Αυστρίας. Ήταν μία πρώτη τάξεως ευκαιρία να έλθω σε επαφή με τον εργασιακό τομέα πάνω το αντικείμενο των σπουδών μου όσο και να ζήσω την εμπειρία της διαμονής στο εξωτερικό.

Με την ολοκλήρωση της παρούσας εργασίας θα ήθελα να ευχαριστήσω όσους συνέβαλλαν στην ολοκληρωσή της.

Αρχικά, θα ήθελα να ευχαριστήσω θερμά τον Καθηγητή μου, κ. Ιωάννη Παπανάνο όχι μόνο για την πολύτιμη βοήθειά και επιστημονική καθοδήγησή του στην εκπόνηση του παρόντος θέματος, αλλά και για την εμπιστοσύνη που μου έδειξε με την ανάθεση του συγκεκριμένου απαιτητικού θέματος.

Επιπλέον, θα ήθελα να ευχαριστήσω τους υποψήφιους διδάκτορες κ. Γαλανόπουλο Κώστα και κ. Λιακώνη Βασίλειο και τους ηλεκτρολόγους μηχανικούς Τζιτζιλάκη Μαρία και Θώμο Χρήστο. Η συμβολή τους ήταν καθοριστική και διαρκής, χωρίς την οποία δεν θα ήταν δυνατή η ολοκλήρωση της παρούσας εργασίας.

Επίσης, ευχαριστώ ιδιαίτερα τους φίλους μου, με τους οποίους έχω μοιραστεί πολλές ξεχωριστές στιγμές της ζωής μου και βρίσκονταν δίπλα μου αυτά τα χρόνια χαρίζοντας μου κάποιες από τις καλυτερες αναμνήσεις.

Τέλος, θέλω να εκφράσω την άπλετη ευγνωμοσύνη μου στην οικογενειά μου, τον πατέρα μου Βασίλη, στην μητέρα μου Ιωάννα, και την αδερφή μου Θεοδώρα. Η αγάπη τους και το ενδιαφέρον τους αποτέλεσε κινητήριο δύναμη για εμένα. Χωρίς αυτούς, δεν θα ήμουν ο ίδιος άνθρωπος και δεν θα τα είχα καταφέρει χωρίς την υλική και πάνω από όλα ηθική στηριξή τους.

# Περιεχόμενα

Π	ερίληψη	7
Al	bstract	10
E١	υχαριστίες	12
K	ατάλογος Σχημάτων	19
K	ατάλογος Πινάχων	20
1	<b>Εισαγωγή</b> <ol> <li>Κίνητρο για τη Συγγραφή της Διπλωματικής Εργασίας</li> <li>LVDS (Low Voltage Differential Signaling)</li> <li>Στόχοι</li> <li>Δομή της εργασίας</li> </ol>	<ul> <li>21</li> <li>21</li> <li>22</li> <li>23</li> <li>23</li> </ul>
2	Βασική Θεωρία         2.1       S-Παράμετροι         2.2       Ανάλυση Monte Carlo         2.3       Επικοινωνίες         2.3.1       Διαμορφώσεις-Modulations         2.3.2       Σειριακή και Παράλληλη μεταφορά         2.3.3       Διαφορική Μετάδοση-Differential Signaling         2.3.4       Jitter         2.3.5       Skew	24 24 26 28 28 28 29 30 30
3	Low Voltage Differential Signaling           3.1         Επισκόπηση           3.2         Πομπός-Driver           3.3         Δέκτης-Receiver	<b>32</b> 32 35 37
4	<ul> <li>Επισκόπηση Τεχνολογίας</li> <li>4.1 Αντιστάσεις-Resistors</li></ul>	<b>39</b> 39 41 42

### ΠΕΡΙΕΧΟΜΕΝΑ

<b>5</b>	$\Sigma\chi$ s	εδίαση Driver, Receiver	<b>45</b>
	5.1	Πομπός-Driver	45
		5.1.1 Παρουσίαση Λειτουργίας	45
		5.1.2 Βελτιώσεις	49
		5.1.3 Επιλογή Γεωμετρίας Τρανζίστορ	51
		5.1.4 Υπολογισμός Εμβαδού Τρανζίστορ	51
		5.1.5 Τάση Τροφοδοσίας -VDD	52
		5.1.6 Κυχλώματα Πόλωσης	52
		5.1.7 Σχηματικό - Schematic	52
	5.2	$\Delta$ έχτης-Receiver	55
		5.2.1 Αντιστροφέας - Inverter	55
		5.2.2 Τάση Τροφοδοσίας -VDD	55
		5.2.3 AC-Coupling	56
		5.2.4 Κυχλώματα Πόλωσης	56
		5.2.5 Υπολογισμός Εμβαδού Τρανζίστορ	58
		5.2.6 Σγηματικό -Schematic	58
6	$\Phi \upsilon c$	σικός Σχεδιασμός (Layout)	60
	6.1	Guard Ring	60
	6.2	Bypass Πυχνωτές	61
	6.3	Contact Pads	62
	6.4	Διαδικασία Σχεδίασης	63
	6.5	Τεχνικές Σχεδίασης	63
		6.5.1 Mismatch $\ldots$	64
		6.5.2 Επιμέρους Κυκλώματα	67
	6.6	Cheesing xat Filling	68
_			
7	$A\pi c$	οτελέσματα Προσομοιώσεων	72
	7.1	Eion Metphoewv	72
	7.2	Ιπολογισμός S-Παραμέτρων	73
	7.3	Ιπολογισμός Εμπέδησης	74
	7.4	Μεταβολή Σήματος στον Χρόνο - Transient Analysis	78
		7.4.1 Υπολογισμοί Προδιαγραφών Οδηγού	78
		7.4.2 Υπολογισμοί Προδιαγραφών Δέκτη	82
	7.5	Monte Carlo	86
	7.6	Πίναχας Αποτελεσμάτων	87
8	Sve	tom Analysis	80
0	8 1	SystemVue	80
	89	S-Parameters	03
	0.2 8 2		90 96
	0.0	8.31  Modulation-Apping	90 07
	84	Συμπέρασμα	97
	0.1		

9	Συμ	ιπεράσματα	99
	9.1	Αναχεφαλαίωση	99
	9.2	Σχολιασμός	99
	9.3	Μελλοντικές Επεκτάσεις	99
в	ιβλια	ογραφία	102

# Κατάλογος Σχημάτων

3.1       Απλοποιημένη τοπολογία LVDS [5]       32         3.2       Τυπικό διαφορικό σήμα LVDS       33         3.3       Σχηματική απεικόνιση συζευγμένων ηλεκτρομαγνητικών πεδίων [9]       34         3.4       Απλοποιημένη τοπολογία λειτουργίας πομπού       36         3.5       Απλοποιημένη τοπολογία δέκτη LVDS       38         4.1       Σύγκριση μεγέθους δύο ειδών αντιστάσεων για δεδομένη αντίσταση. Αρστερά με χρώμα πορτοκαλί απεικονίζεται η restan και δεζιά με χρώμα κόκαινο η rpolylp.       40         4.2       Σχεδίαση του mimCap σε φυσικό σχεδιασμό Layout       41         4.3       Σχεδίαση του varacap σε φυσικό σχεδιασμό Layout       41         4.4       Σχεδίαση του igCap σε φυσικό σχεδιασμό Layout       42         5.5       Σχεδίαση του high speed bjt σε φυσικό σχεδιασμό Layout       42         4.5       Σχεδίαση του thin oxide mosfet σε φυσικό σχεδιασμό Layout μέκος μάσκας εκπομπού 1 um και πλάτος εκπομπού 190 nm       43         4.6       Σχεδίαση του thin oxide mosfet σε φυσικό σχεδιασμό Layout με πλάτος πύλης 1 um και μήκος πύλης 80 nm       44         5.1       Προτεινόμενη τοπολογία μισού κυκλώματος (Vod/2).       47         5.4       Μοντέλο λειτουργίας μισού κυκλώματος (Vod/2).       47         5.5       Υπάρχουσα τοπολογία με την προσθήκη keep alive current [11]       49         5.6       Υπάρχουσα τοπολογ	$2.1 \\ 2.2 \\ 2.3 \\ 2.4 \\ 2.5$	Δίθυρο δίκτυο για αναπαράσταση των S παραμέτρων [2]	25 27 30 31 31
<ul> <li>4.1 Σύγχριση μεγέθους δύο ειδών αντιστάσεων για δεδομένη αντίσταση. Αρστερά με χρώμα πορτοχαλί απειχονίζεται η restan χαι δεξιά με χρώμα χόχχινο η rpoly1p.</li> <li>40</li> <li>4.2 Σχεδίαση του mimCap σε φυσιχό σχεδιασμό Layout</li> <li>41</li> <li>4.3 Σχεδίαση του varacap σε φυσιχό σχεδιασμό Layout</li> <li>41</li> <li>4.4 Σχεδίαση του igCap σε φυσιχό σχεδιασμό Layout</li> <li>42</li> <li>4.5 Σχεδίαση του high speed bjt σε φυσιχό σχεδιασμό Layout μήχος μάσχας εχπομπού 1 um χαι πλάτος εχπομπού 190 nm</li> <li>43</li> <li>4.6 Σχεδίαση του thin oxide mosfet σε φυσιχό σχεδιασμό Layout μήχος μάσχας εχπομπού 1 um χαι πλάτος εχπομπού 190 nm</li> <li>43</li> <li>4.6 Σχεδίαση του thin oxide mosfet σε φυσιχό σχεδιασμό Layout με πλάτος πύλης 1 um χαι μήχος πύλης 80 nm</li> <li>44</li> <li>5.1 Προτεινόμενη τοπολογία: An ultra low power 10 Gbps LVDS output driver [10]</li> <li>47</li> <li>5.3 Απλοποιημένη τοπολογία μισού χυχλώματος (Vod/2).</li> <li>47</li> <li>5.4 Μοντέλο λειτουργίας μιχρού σήματος για εσωτεριχή αντίσταση μισού χυχλώματος.</li> <li>48</li> <li>5.5 Υπάρχουσα τοπολογία με την προσθήχη Pre-emphasis, Linear equalizer</li> <li>50</li> <li>57. Τυπιχός Καθρέπτης ρεύματος Current Mirror</li> <li>53</li> <li>58. Τελιχό Σχηματιχό Οδηγού LVDS Driver</li> <li>54</li> </ul>	3.1 3.2 3.3 3.4 3.5	Απλοποιημένη τοπολογία LVDS [5] Τυπικό διαφορικό σήμα LVDS Σχηματική απεικόνιση συζευγμένων ηλεκτρομαγνητικών πεδίων [9] Απλοποιημένη τοπολογία λειτουργίας πομπού Απλοποιημένη τοπολογία δέκτη LVDS	32 33 34 36 38
<ul> <li>κόκαινο η rpoly1p</li></ul>	4.1	Σύγκριση μεγέθους δύο ειδών αντιστάσεων για δεδομένη αντίσταση. Αρστερά με χρώμα πορτοκαλί απεικονίζεται η restan και δεξιά με χρώμα	
<ul> <li>4.2 Σχεδίαση του mimCap σε φυσικό σχεδιασμό Layout</li></ul>		χόχχινο η rpoly1p	40
<ul> <li>4.3 Σχεδίαση του varacap σε φυσιχό σχεδιασμό Layout</li></ul>	4.2	Σχεδίαση του mimCap σε φυσικό σχεδιασμό Layout	41
<ul> <li>4.4 Σχεδίαση του jCap σε φυσικό σχεδιασμό Layout</li></ul>	4.3	Σχεδίαση του varacap σε φυσικό σχεδιασμό Layout	41
<ul> <li>4.5 Σχεδίαση του high speed bjt σε φυσικό σχεδιασμό Layout μήκος μάσκας εκπομπού 1 um και πλάτος εκπομπού 190 nm</li></ul>	4.4	Σχεδίαση του jCap σε φυσικό σχεδιασμό Layout.	42
<ul> <li>4.6 Σχεδίαση του thin oxide mosfet σε φυσικό σχεδιασμό Layout με πλάτος πύλης 1 um και μήκος πύλης 80 nm</li></ul>	4.5	Σχεδίαση του high speed bjt σε φυσικό σχεδιασμό Layout μήκος μάσκας εκπομπού 1 um και πλάτος εκπομπού 190 nm	43
<ul> <li>5.1 Προτεινόμενη τοπολογία: An ultra low power 10 Gbps LVDS output driver [10]</li></ul>	4.6	Σχεδίαση του thin oxide mosfet σε φυσικό σχεδιασμό Layout με πλάτος πύλης 1 um και μήκος πύλης 80 nm	44
<ul> <li>5.1 Προτεινόμενη τοπολογία: An ultra low power 10 Gbps LVDS output driver [10]</li></ul>			
<ul> <li>driver [10]</li></ul>	5.1	Προτεινόμενη τοπολογία: An ultra low power 10 Gbps LVDS output	
<ul> <li>5.2 Βασική τοπολογία ακόλουθου εκπομπού (emitter follower)</li></ul>		driver [10]	46
<ul> <li>5.3 Απλοποιημένη τοπολογία μισού κυκλώματος (Vod/2)</li></ul>	5.2	Βασική τοπολογία ακόλουθου εκπομπού (emitter follower).	47
<ul> <li>5.4 Μοντέλο λειτουργίας μιχρού σήματος για εσωτεριχή αντίσταση μισού χυχλώματος.</li> <li>5.5 Υπάρχουσα τοπολογία με την προσθήχη keep alive current [11]</li> <li>49</li> <li>5.6 Υπάρχουσα τοπολογία με την προσθήχη Pre-emphasis, Linear equalizer</li> <li>50</li> <li>5.7 Τυπιχός Καθρέπτης ρεύματος Current Mirror</li> <li>53</li> <li>5.8 Τελιχό Σχηματιχό Οδηγού LVDS Driver</li> <li>54</li> <li>5.9 Βασιχή Τοπολογία Αντιστροφέα</li> </ul>	5.3	Απλοποιημένη τοπολογία μισού χυχλώματος (Vod/2).	47
<ul> <li>5.5 Υπάρχουσα τοπολογία με την προσθήκη keep alive current [11] 49</li> <li>5.6 Υπάρχουσα τοπολογία με την προσθήκη Pre-emphasis, Linear equalizer</li></ul>	5.4	Μοντέλο λειτουργίας μικρού σήματος για εσωτερική αντίσταση μισού	48
<ul> <li>5.6 Υπάρχουσα τοπολογία με την προσθήκη Pre-emphasis, Linear equalizer</li> <li>5.7 Τυπικός Καθρέπτης ρεύματος Current Mirror</li> <li>53</li> <li>5.8 Τελικό Σχηματικό Οδηγού LVDS Driver</li> <li>54</li> <li>5.9 Βασική Τοπολογία Αντιστροφέα</li> </ul>	5.5	Υπάοχουσα τοπολοχία με την πορσιθήκη keep alive current [11]	49
zer       50         5.7       Τυπικός Καθρέπτης ρεύματος Current Mirror       53         5.8       Τελικό Σχηματικό Οδηγού LVDS Driver       54         5.9       Βασική Τοπολογία Αντιστροφέα       56	5.6	Tπάρχουσα τοπολογία με την προσθήκη Pre-emphasis Linear equali-	10
5.7       Τυπικός Καθρέπτης ρεύματος Current Mirror       53         5.8       Τελικό Σχηματικό Οδηγού LVDS Driver       54         5.9       Βασική Τοπολογία Αντιστροφέα       56	0.0	Zer	50
5.8         Τελικό Σχηματικό Οδηγού LVDS Driver         54           5.9         Βασική Τοπολογία Αντιστροφέα         56	5.7	Τυπικός Καθοέπτης οεύματος Current Mirror	53
5.9 Βασιχή Τοπολογία Αντιστροφέα	5.8	Τελιχό Σγηματιχό Οδηγού LVDS Driver	54
	5.9	Βασιχή Τοπολογία Αντιστροφέα	56

### $KATA\Lambda O \Gamma O \Sigma \ \Sigma XHMAT \Omega N$

5.10	Τυπική συνάρτηση μεταφοράς αντιστροφέα όπου με κίτρινο απεικονίζε-	
	ται η είσοδος και με κόκκινο η έξοδος.	57
5.11	Σχηματικό Δέκτη	59
6.1	Guard Ring	61
6.2	Bydass Πυχνωτής	62
6.3	Contact Pads	62
6.4	Αντίσταση αποτελούμενη από μιχρότερες αντιστάσεις.	65
6.5	Πυχνωτής αποτελούμενος από μιχοότερα μπλοχ πυχνωτών.	65
6.6	Καθρέφτης ρεύματος οδηγού.	67
6.7	Στάδιο εισόδου οδηγού σε φυσιχή σχεδίαση.	68
6.8	Αλυσίδα Αντιστοοφέων - Inverters.	68
6.9	Driver Layout	70
6.10	Receiver Layout	71
7.1	Διάγραμμα παραμέτρου S22 του Οδηγού συναρτήσει της συχνότητας.	74
7.2	Διάγραμμα παραμέτρου S <sub>11</sub> του Δέκτη συναρτήσει της συχνότητας	74
7.3	Διάγραμμα του πραγματικού μέρους της αντίστασης εξόδου του οδηγού	
	συναρτήσει της συχνότητας.	75
7.4	Διάγραμμα του φανταστιχού μέρους της αντίστασης εξόδου του οδηγού	
	συναρτήσει της συχνότητας	76
7.5	Διάγραμμα του πραγματιχού μέρους της αντίστασης εισόδου του δέχτη	
	συναρτήσει της συχνότητας	76
7.6	Διάγραμμα του φανταστικού μέρους της αντίστασης εισόδου του δέκτη	
	συναρτήσει της συχνότητας	77
7.7	Τοπολογία διεπαφής που αποτελείται από ενεργό αρχείο φυσικής σχεδία-	
	σης του Οδηγού και του Δέκτη και των παλμών που θα προσομοιώσουν	
	το σήμα εισόδου.	79
7.8	Διάγραμμα διαφορικής εισόδου στον Οδηγό συναρτήσει του χρόνου(trans	ient
	analysis).	79
7.9	Διάγραμμα διαφορικής εξόδου του Οδηγού συναρτήσει του χρόνου	80
7.10	Διάγραμμα μίας εισόδου του Οδηγού μαζί με την αντίστοιχη εξόδο του	
	Οδηγού συναρτήσει του χρόνου (Με χόχχινο παρουσιάζεται η είσοδος	
	του οδηγού και με πράσινο η έξοδος του).	81
7.11	Διάγραμμα ανάλυσης φάσματος εξόδου οδηγού συναρτήσει της συ-	
	χνότητας	81
7.12	Διάγραμμα χρόνου ανόδου (κόκκινο) και πτώσης (κίτρινο) του σήματος	
	εξόδου του Οδηγού συναρτήσει του χρόνου.	82
7.13	Διάγραμμα διαφορικής εξόδου του Δέκτη συναρτήσει του χρόνου.	83
7.14	Διάγραμμα μίας εισόδου του Δέχτη μαζί με την αντίστοιχη εξόδο του	
	Δέχτη συναρτήσει του χρόνου.	83
7.15	Διάγραμμα ανάλυσης συχνότητας εξόδου οδηγού συναρτήσει της συ-	
	χνότητας.	84
7.16	Διάγραμμα χρόνου ανόδου (κόκκινο) και πτώσης (κίτρινο) του σήματος	
	εξόδου του Δέχτη συναρτήσει του χρόνου.	85

### ΚΑΤΑΛΟΓΟΣ ΣΧΗΜΑΤΩΝ

7.17	Διάγραμμα χρόνου του σήματος εισαγωγής στον Οδηγό (χόχχινο), σήμα εξόδου από Οδηγό (πράσινο) χαι της τελιχής εξόδου του Δέχτη	
	(μοβ) συναρτήσει του χρόνου.	35
7.18	Διάγραμμα αναλύσεων Monte Carlo 300 δειγμάτων για τους συντελε-	
<b>F</b> 10	στές ανάχλασης εξόδου του Οδηγού.	36
7.19	Διαγραμμα αναλυσεών Monte Carlo 300 δειγματών για τους συντελε-	ac
	στες αναχλασης εισοδού του Δεχτή.	30
8.1	Γεννήτρια τυχαίων ψηφίων όπως εμφανίζεται στο σχηματικό του Syste-	
	mVue	90
8.2	Mapper (Complex Symbol Mapper)	90
8.3	Ταλαντωτής-Oscillator	91
8.4	Mixer	91
8.5	RF Amplifier	91
8.6	RF MultiSource	92
8.7	BPF ChebyshevI (Bandpass ChebyshevI Filter)	92
8.8	Modulator	92
8.9	CxToEnv	93
8.10	Sink	93
8.11	Δίθυρο που προσομοιώνει τις S-Parameters	94
8.12	Τοπολογία που απειχονίζει δίθυρο που προσομοιώνει τις S-Parameters	94
8.13	Διάγραμμα πλάτους του S-21 συναρτήσει της συχνότητας	94
8.14	Διάγραμμα πλάτους του S-22 συναρτήσει της συχνότητας	95
8.15	Διάγραμμα φάσης των S-21, S-22 συναρτήσει της συχνότητας §	95
8.16	Τυπιχός Πομπός	96
8.17	Κέρδος σε διάφορα σε σημεία του χυχλώματος	96
8.18	Φάσμα εξόδου	97
8.19	Τοπολογία διαμόρφωσης πομπού	98

## Κατάλογος Πινάχων

3.1	DC Προδιαγραφές οδηγού [1]	35
3.2	DC Προδιαγραφές δέκτη [1]	37
7.1	Προδιαγραφές Εμπέδησης	75
7.2	$\Sigma$ υγκεντρωτικά αποτελέσματα του κυκλώματος σε $\Phi$ υσική $\Sigma$ χεδίαση	87

## Κεφάλαιο 1

## Εισαγωγή

Στο Κεφάλαιο εισαγωγής, αναλύονται το κίνητρο και οι στόχοι εκπόνησης της διπλωματικής εργασίας. Επιπλέον, παρέχεται στον αναγνώστη ένα σημείο αναφοράς ως προς τη σύγχρονη σχεδίαση συστημάτων διεπαφής ολοκληρωμένων κυκλωμάτων.

# 1.1 Κίνητρο για τη Συγγραφή της Διπλωματι κής Εργασίας

Ο πραγματικός κόσμος που μας περιβάλλει με τα χρώματα και τους ήχους του είναι ένας αναλογικός κόσμος. Δηλαδή όλα τα μεγέθη του, μεταβάλλουν την τιμή τους με έναν συνεχόμενο τρόπο. Αναλογικό μέγεθος ονομάζεται ένα μέγεθος που μπορεί να πάρει οποιαδήποτε τιμή σε μια περιοχή τιμών. Αντίθετα οι ηλεκτρονικοί υπολογιστές, μας εισάγουν στο λεγόμενο ψηφιακό κόσμο. Εκεί τα μεγέθη αλλάζουν την τιμή τους παίρνοντας συγκεγκριμένες τιμές από ένα σύνολο τιμών. Οι ηλεκτρονικές συσκευές, βασίζονται στο ηλεκτρικό ρεύμα και το επεξεργάζονται στο εσωτερικό τους, αφού το μόνο που καταλαβαίνουν είναι δύο διακριτές καταστάσεις: περνάει ρεύμα(1)- δεν περνάει ρεύμα(0).

Όταν ένα σήμα μετατρέπεται από την μία κατάσταση σε μία άλλη κατάσταση αυτό ονομάζεται μετατροπή δεδομένων. Μια εύλογη απορία είναι γιατί να χρειάζεται μια μετατροπή δεδομένων. Η πλειοψηφία της πληροφορίας που απαιτεί επεξεργασία έχει αναλογική μορφή. Φυσικά αυτή η επεξεργασία της αναλογικής πληροφορίας μπορεί να διεκπεραιωθεί με αναλογικό τρόπο. Όμως η ολοένα και αυξανόμενη ανάγκη για υψηλότερη, ταχύτερη και πολυπλοκότερη επεξεργασία δεδομένων έχει καταστήσει μονόδρομο την ψηφιακή επεξεργασία της πληροφορίας. Η ψηφιακή επεξεργασία έχει το πλεονέκτημα ότι εκτελείται από υπολογιστικές μονάδες που μπορούν να πραγματοποιούν δισεκατομμύρια υπολογισμούς ανά δευτερόλεπτο.

Η πληροφορία, με οποιαδήποτε μορφή, είναι ένα αναπόσπαστο κομμάτι της ανθρώπινης δραστηριότητας. Μεγάλο μέρος της τεχνολογίας έχει ως κύριο σκοπό του την λήψη, μετατροπή, επεξεργασία και εκ νέου μετάδοση της πληροφορίας. Η μετάδοση της πληροφορίας μπορεί να πραγματοποιηθεί μεταξύ συσκευών και μέρη κυκλωμάτων που διαφέρουν μεταξύ τους σε πολύ μεγάλο ποσοστό. Η διαφορά αυτή μεταξύ των αντικειμένων που αποτελούν μέρος ενός συστήματος έχει εισάγει την ανάγκη για θέσπιση ενός συνόλου κανόνων συμφωνημένων και από τα δύο επικοινωνούντα μέρη με σκοπό την επιτυχή επικοινωνία. Οι κανονές αυτοί καθορίζουν την μορφή το χρονο και τη σειρά μετάδοσης της πληροφορίας.

Η ολοένα και αυξανόμενη ταχύτητα των μικρο-επεξεργαστών, των οπτικών συνδέσεων, έξυπνων κέντρων, router και άλλων, μετακινούν τον χρονισμό των ολοκληρωμένων κυκλωμάτων στο εύρος των Gbits/sec. Ενόσω συμβαίνει αυτό, η επίδοση των κυκλωμάτων Input/Output εξακολουθεί να βρίσκεται στο εύρος των MHz εξαιτίας περιορισμών στις γραμμές μεταφοράς και στα κυκλώματα που το συνοδεύουν. Αρα παρατηρείται ότι η γενική επίδοση ενός συστήματος μειώνεται εξαιτίας εγγενών περιορισμών στα συστήματα επικοινωνίας του κυκλώματος με το περιβάλλον του και όχι σε ελλιπή επίδοση του κυκλώματος καθεαυτού.

Για αυτόν τον λόγο τα τελευταία χρόνια έχει αναθερμανθεί η μελέτη των I/O συστημάτων διεπαφής. Στο παρελθόν οι υψηλές ταχύτητες επιτυγχάνονταν με μαζικό παραλληλισμό, καναλιών μετάδοσης δεδομένων, μάζι όμως με όλα τα μειονεκτήματα που το συνοδεύουν όπως αυξημένη πολυπλοκότητα και κόστος. Συνεπώς είναι ευεργητική η μετατόπιση των ταχυτήτων εκτός-ολοκληρωμένου κυκλώματος σε υψηλότερο εύρος. Επιπλέον, η περαιτέρω μείωση της κατανάλωσης βρίσκεται υψηλά στα ζητήματα που χρήζουν βελτίωσης στον τομέα των ασύρματων συστημάτων και κατ΄ επέκταση τροφοδοτούμενων με ηλεκτρικούς συσσωρευτές(μπαταρίες).

Η ηλεκτρομαγνητική παραμβολή- Electromagnetic Interference(EMI) εισάγει μια υπολογίσιμη πρόκληση στις ενσύρματες σχεδιάσεις πομπού-δέκτη. Καθώς τα ηλεκτρονικά συστήματα συμπυκνώνονται όλο και περισσότερο και προστίθενται πολλαπλές λειτουργίες, οι συμβατικές μέθοδοι καταστολής του EMI γίνονται ολοένα και πιο μηπρακτικές καθώς απαιτούν περισσότερο χώρο και συμβάλλουν στην αύξηση των υλικών που χρησιμοποιούνται. Για αυτό τον λόγο, το ενδιαφέρον μετατοπίζεται σε συστήματα που διαθέτουν έμφυτη αντοχή στην EMI.

Μία από τις πιο αποδοτικές λύσεις στην μετάδοση δεδομένων πολλών Gbs είναι το LVDS (Low Voltage Differential Signaling), ένα ευρέως αποδεκτό, υψηλής ταχύτητα φυσικό πρότυπο χαμηλής τάσης, το οποίο παρουσιάζει σημαντικά πλεονεκτήματα όπως η υψηλή ταχύτητα και ενεργειακή αποδοτικότητα επιστρατεύοντας την μείωση του εύρους του παλμού στο καλώδιο.

## 1.2 LVDS (Low Voltage Differential Signaling)

Το LVDS, επίσης γνωστό ως TIA/EIA-644, είναι ένα τεχνικό πρότυπο που καθορίζει τα ηλεκτρικά χαρακτηριστικά ενός διαφορικού, σειριακού προτύπου μετάδοσης χωρίς να είναι πρωτόκολλο. Το LVDS λειτουργεί σε χαμηλή ισχύ και μπορεί να επιτύχει πολύ υψηλές συχνότητες κάνοντας χρήση ζεύγους καλωδίων. Καθώς το LVDS είναι ένα πρότυπο που καθορίζει μόνο το φυσικό στρώμα, πάρα πολλά πρωτόκολλα μετάδοσης δεδομένων το χρησιμοποιούν με παραλλαγές ανάλογα με τις ιδιαιτερότητές τους. Για μεσαίες αποστάσεις το LVDS είναι ένα πολύ δημοφιλές πρότυπο για μεταδόση δεδομένων σε πολύ υψηλές ταχύτητες. Τα χαρακτηριστικά που το έχουν καταστήσει

#### 1.3. ΣΤΟΧΟΙ

ευρέως αποδεκτό είναι τα εξής.

- Χαμηλή κατανάλωση
- Ανοσία στον θόρυβο χοινής λειτουργίας
- Πολύ καλή αντίσταση στην ηλεκτρομαγνητική παραμβολή(EMI)

## 1.3 Στόχοι

Ως σκοπός της παρούσας εργασίας τέθηκε η ενασχόληση και η εμβάθυνση στη θεωρία των συστημάτων διεπαφής μεταξύ ολοκληρωμένων κυκλωμάτων σε υψηλές συχνότητες και πιο συγκεκριμένα η σχεδίαση και προσομοίωση του φυσικού προτύπου LVDS. Σε αυτές τις συχνότητες λειτουργίας η βιβλιογραφία ήταν αρκετά περιορισμένη. Ωστόσο η μελέτη των σχετικών δημοσιεύσεων αποτέλεσε βάση για τον καθορισμό των στόχων που πρέπει να επιτελεί το σύστημα καθώς και μεθόδων και τεχνικών με την βοήθεια των οποίων επιτεύχθησαν οι στόχοι αυτοί.

• Συχνότητα λειτουργίας : 14 GHz

## 1.4 Δομή της εργασίας

Η παρούσα εργασία θα αχολουθήσει την διαδιχασία σχεδιασμού ενός LVDS Interface. Αρχικά θα γίνει μια αναφορά στην θεωρία που είναι απαραίτητη για την κατανόηση των βασικών εννοιών. Κατόπιν θα παρουσιαστούν στον αναγνώστη τα βήματα σχεδίασης και οι επιλογές που έγιναν σε κρίσιμα βήματα της σχεδίασης. Τέλος, θα ολοκληρωθεί με την παρουσίαση των αποτελεσμάτων και την εξαγωγή συμπερασμάτων.

## Κεφάλαιο 2

## Βασική Θεωρία

Τα μικροκυματικά συστήματα λειτουργούν σε πολύ υψηλές συχνότητες, όπου το μήκος κύματος  $\lambda = c/f$  είναι μεγέθους εκατοστών ή και ακόμη χιλιοστών. Αυτό έχει σαν αποτέλεσμα οι συμβατικές μέθοδοι ανάλυσης κυκλώματος να αποτυγχάνουν όταν το μήκος κύματος είναι συγκρίσιμο με τις διαστάσεις του κυκλώματος. Οι συχνότητες μικροκυμάτων mm-wave προσφέρουν την δυνατότητα υλοποίησης ενός μεγάλου εύρους εφαρμογών που σχετίζονται με τις τηλεπικοινωνίες, την υγεία και την ασφάλεια.

Σκοπός του κεφαλαίου αυτού είναι να περιγράψει διάφορες έννοιες των μικροκυματικών δικτύων και να παράσχει εξισώσεις που είναι χρήσιμες για την ανάλυση που θα ακολουθήσει στα επόμενα κεφάλαια. Επίσης θα αναφερθεί η ανάλυση Monte Carlo που χρησιμοποιείται για την στατιστική μελέτη των συστημάτων που θα παραχθούν.

## 2.1 S-Παράμετροι

Οι παραδοσιαχές παράμετροι γραμμικού δικτύου που χρησιμοποιούνται σε χαμηλές συχνότητες δεν μπορούν να εφαρμοστούν με την ίδια επιτυχία για την ανάλυση κυκλώματος υψηλής συχνότητας. Για ανάλυση χαμηλών συχνοτήτων συνήθως επιλέγονται οι παράμετροι Υ και Ζ ενώ οι παράμετροι S, ABCD προτιμούνται στα Radio Frequency(RF) κυκλώματα [2].

Οι S-παράμετροι περιγράφουν την ηλεκτρική συμπεριφορά, γραμμικών ηλεκτρικών κυκλωμάτων, όταν βρίσκονται ύπο σταθερή ηλεκτρική διέγερση. Ενώ οι παράμετροι Υ και Ζ βασίζονται σε τάσεις και ρεύματα, οι S-παράμετροι βασίζουν την λειτουργία τους σε προσπίπτοντα και ανακλώμενα κύματα. Οι εξισώσεις των κανονικοποιημένων προσπίπτωντων (α) και ανακλώμενων (β) κυμάτων τάσεως σε ένα σύστημα με χαρακτηριστική εμπέδηση Ζο διαμορφώνονται ως εξής :

$$a_i = \frac{V_i^+}{\sqrt{Z_0}} \tag{2.1}$$

$$b_i = \frac{V_i^-}{\sqrt{Z_0}} \tag{2.2}$$

#### 2.1. S-ΠΑΡΑΜΕΤΡΟΙ

$$s_{11} = \left. \frac{b_1}{a_1} \right|_{a_2 = 0} \tag{2.3}$$

Οι παράμετροι σκέδασης ή αλλιώς S ορίζονται ως ο λόγος ενός προσπίπτοντος και ενός ανακλώμενου φέροντος κυμάτος. Σε ένα δίθυρο δίκτυο, όπως παρουσιάζεται στο σχήμα 2.3, παίρνουν τη μορφή:

$$s_{11} = \frac{b_1}{a_1}\Big|_{a_2=0} \qquad s_{12} = \frac{b_1}{a_2}\Big|_{a_1=0}$$

$$s_{21} = \frac{b_2}{a_1}\Big|_{a_2=0} \qquad s_{22} = \frac{b_2}{a_2}\Big|_{a_1=0}$$
(2.4)

όπου η συνθήκ<br/>η $a_n=0$ υπαινίσεται τέλειο ταίριασμα σύνθετης αντίστασης (χωρίς ανάκλαση <br/>από την εμπέδηση τερματικού). Σε μορφή πίνακ<br/>α $[\Sigma]$ ισχύει:





Καθεμία από τις τέσσερις S παραμέτρους ενός δίθυρου κυκλώματος φέρει συγκεκριμένο τεχνικό όρο RF ως τρόπο χαρακτηρισμού των κυμάτων από τα οποία απαρτίζεται, και έκφραση της χρησιμότητας της. Συγκεκριμένα :

- S<sub>11</sub>: Απώλεια επιστροφής εισόδου (ή συντελεστής ανάκλασης εισόδου)
- S<sub>12</sub>: Απομόνωση (ή αντίστροφο κέρδος)
- S<sub>21</sub> : Κέρδος ισχύος
- S<sub>22</sub>: Απώλεια επιστροφής εξόδου(ή συντελεστής ανάκλασης εξόδου)

Γενικά οι παράμετροι S είναι σύνθετοι αριθμοί και είναι βολικό να εκφράζονται σε μορφή μιγαδικών αριθμών με πλάτος και φάση :

$$S_{mn} = |S_{mn}|e^{j\phi_{mn}} \tag{2.6}$$

Συνήθως υπολογίζονται σε decibel(dB) ως  $20 \log |S_{mn}|$ .

## 2.2 Ανάλυση Monte Carlo

Όταν ένα χύχλωμα υλοποιείται σε μορφή chip, υπάρχουν εχατοντάδες στοιχεία, τα οποία δεν είναι δυνατόν να είναι αμετάβλητα σε χάθε PCB που παράγεται. Όλα τα η λεχτρονικά εξαρτήματα, όπως πυχνωτές, αντιστάσεις, πηνία χαι τρανζίστορ, προφανώς δεν παράγονται με ίδιες τιμές. Αυτό σημαίνει ότι η τιμή τους, όταν μετρηθούν σε πραγματικές συνθήχες,θα έχει μια απόχλιση από την προδιαγεγραμμένη τιμή. Σε πολλές εφαρμογές, η αχρίβεια των προσομοιώσεων και κατ΄ επέχταση των τιμών είναι ζωτικής σημασίας. Αυτή η διαφορά στις τιμές μπορεί να επηρεάσει τη λειτουργικότητα του χυχλώματος. Για το λόγο αυτό ως τελευταίο χομμάτι της θεωρίας, που χρειάζεται για την απόχτηση χαλής ειχόνας για την πιθανότητα αποτυχίας του σχεδιασμού, παρουσιάζεται η ανάλυση Monte Carlo. Χωρίς να γίνει περαιτέρω ανάλυση των στατιστιχών θεωριών που την συνοδελυουν, αναφέρονται λίγα χαραχτηριστιχά της με σχοπό να χατανοηθούν τα αποτελέσματα που προέχυψαν και παρουσιάζονται στο χεφάλαιο αποτελεσμάτων [3].

Ως ανάλυση Monte Carlo ορίζεται η διαδικασία προσομοίωσης που δημιουργεί πιθανότητες κινδύνου χρησιμοποιώντας ένα μαθηματικό μοντέλο. Η μέθοδος παρέχει ένα εύρος πιθανών αποτελεσμάτων με βάση τις διάφορες παραμέτρους που μετρώνται στην ανάλυση. Αφορά στη δημιουργία προγνωστικών αποτελεσμάτων κατάστασης που βασίζονται σε παράγοντες κατανομής που μπορεί να επηρεάσουν το αποτέλεσμα του σχεδιασμού. Λαμβάνει υπ'όψιν το μέγιστο και ελάχιστο όριο κάθε παραμέτρου και επαναλαμβάνει τυχαία την προσομοίωση με διαφορετικές τιμές.

Η εμφάνιση τυχαίων διαχυμάνσεων στις τιμές των παραμέτρων ενός ολοχληρωμένου χυχλώματος μπορεί να προχληθούν από πάρα πολλούς παράγοντες. Ένας από αυτούς είναι ο τυχαίος τρόπος χαθορισμού των άχρων, όταν χαθορίζονται οι περιοχές που σχηματίσουν τους αντιστάτες χαι τις ενεργές συσχευές. Επίσης, οι τυχαίες μεταβολές κατά μήχος του υποστρώματος χατά τη διάχυση (ντοπάρισμα) των προσμίξεων δύναται να αποτελέσουν σημαντιχό παράγοντα επηρεασμού των στοιχείων. Αυτές οι αιτίες συνήθως προχαλούν Guassian (χανονιχή) χατανομή των παραμέτρων, στην οποία χαι βασίζεται η ανάλυση Monte Carlo.

Η Guassian κατανομή μιας παραμέτρου x καθορίζεται απο μία συνάρτηση πυκνότητας πιθανότητας P(x) που δίνεται από τη σχέση :

$$P(x) = \frac{1}{\sqrt{2\pi\sigma^2}} e^{\frac{-(x-\mu)^2}{2\sigma^2}}$$
(2.7)

όπου μ: η μέση τιμή του x

και σ:η τυπική απόκλιση της κατανομής

Η φυσική σημασία πίσω από αυτή την εξίσωση έγκειται στο γεγονός πως ένα τυχαίο στοιχείο, έχει πιθανότητα να λαμβάνει μια συγκεκριμένη τιμή μεταξύ του [x, x + dx] η οποία δίδεται από τον όρο P(x) ο οποίος αποτελεί επίσης το εμβαδόν που περικλείεται από την καμπύλη P(x) στο διάστημα [x, x + dx].

Μέσω της ανάλυσης Monte Carlo, διαπιστώνεται η συμπεριφορά που παρουσιάζουν οι επιθυμητές παράμετροι σε διάφορες συνθήχες προσομοίωσης. Όσο πιο μυτερή είναι η καμπύλη τόσο πιο σταθερή παρουσιάζεται η συμπεριφορά των στοιχείων σε αχραίες συνθήχες προσομοίωσης. Η συμπεριφορά αυτή ονομάζεται χύρτωση. Μία χαμπύλη



Σχήμα 2.2: Καμπύλη κανονικής κατανομής.[3]

που είναι στενότερη από την κανονική κατανομή λέγεται πως έχει θετική κύρτωση. Σε αντίθετη περίπτωση έχει αρνητική κύρτωση. Μία ακόμη παράμετρος είναι η κλίση. Η κλίση δείχνει ποιά ουρά είναι μεγαλυτερη, η αριστερή ή η δεξιά. Αν είναι η αριστερή τότε υπάρχει αρνητική κλίση ενώ εάν είναι η δεξιά τότε έχει θετική.

## 2.3 Επικοινωνίες

Η ψηφιαχή μετάδοση δεδομένων είναι η μεταφορά και λήψη πληροφορίας (ψηφιαχή ροή δεδομένων, ψηφιοποιήμενο αναλογικό σήμα) είτε από ένα σημείο σε σημείο(pointto-point) είτε από ένα σημείο σε πολλά σημεία(point-to-multipoint) μέσω διαφόρων καναλίων. Τα κανάλια αυτά μπορεί να αποτελούνται από διάφορες κατηγορίες όπως χάλκινα καλώδια, οπτικές ίνες, ασύρματα κανάλια, αποθηκευτικά μέσα, θύρες υπολογιστών(computer buses). Η πληροφορία μπορεί να αναπαραρίσταται σαν ένα ηλεκτρομαγνητικό σήμα όπως ηλεκτρική τάση, ραδιοκύμα(radiowave) ή μικροκύμα(microwave).

### 2.3.1 Διαμορφώσεις-Modulations

Στην αναλογική διαμόρφωση το επιθυμητό αναλογικό σήμα κωδικοποιείται σε ένα σήμαφορέα. Παραδείγματα αναλογικής διαμόρφωσης είναι η διαμόρφωση πλάτους (AM) στην οποία το πλάτος του σήματος-φορέα μεταβάλλεται με βάση το διαμορφωμένο-σήμα και διαμόρφωση συχνότητας (FM) με βάση την οποία η συχνότητα του σήματος φορέα μεταβάλλεται σύμφωνα με το διαμορφωμένο-σήμα [4].

Τα πιο σύγχρονα συστήματα χρησιμοποιούν ψηφιαχή διαμόρφωση, η οποία χωδιχοποιεί ένα ψηφιαχό σήμα το οποίο αποτελείται από μια αχολουθία bit στον φορέα. Η ψηφιαχή διαμόρφωση μπορεί να θεωρηθεί ως ψηφιαχή-αναλογιχή μετατροπή χαι η αντίστοιχη αποδιαμόρφωση ως αναλογιχή-ψηφιαχή μετατροπή. Οι αλλαγές στο σήμαφορέα επιλέγονται από έναν πεπερασμένο αριθμό Μ συμβόλων. Μεριχές από τις ψηφιαχές διαμορφώσεις είναι οι εξής: ASK, PSK, QAM, PAM, PAM-4.

Η διαμόρφωση είναι ιδιαίτερης σημασίας στον τομέα των επικοινωνιών διότι επιτυγχάνει την συμπύκνωση πληροφορίας σε ένα πεπερασμένο εύρος ζώνης επιτρέποντας έτσι την αύξηση της πληροφορίας προς μετάδοση ανά κανάλι.

Παρότι η ψηφιαχή μετάδοση έχει επιχρατήσει σε μεγάλο φάσμα εφαρμογών, η αναλογιχή μετάδοση είναι αχόμη πολύ δημοφιλής. Αυτό ισχύει ιδιαίτερα σε περιπτώσεις όπου οι αποστάσεις ενδιαφέροντος είναι μιχρές λόγω του συγχριτιχά μιχρότερου χόστος χαι λιγότερης πολυπλοχότητας που επιφέρει η έλλειψη πολύπλοχου εξοπλισμού πολύπλεξης χαι χρονισμού. Αντιθέτως, σε εφαρμογές μεγάλων αποστάσεων αλλά χαι περιπτώσεις όπου ο θόρυβος είναι χρίσιμης σημασίας, αποφεύγεται η χρήση αναλογιχών λόγω έντονης επιδείνωσης του σήματος.

### 2.3.2 Σειριακή και Παράλληλη μεταφορά

Στις τηλεπικοινωνίες και στην μεταφορά δεδομένων, η σειριακή μεταφορά είναι η μέθοδος μέσω της οποίας στέλνεται η επιθυμητή πληροφορία ανά ένα bit ανά μονάδα χρόνου σειριακά μέσω ένος διάυλου επικοινωνίας. Εν αντιθέσει, στην παράλληλη επικοινωνία τα διάφορα πακέτα πληροφορίας στέλνονται ταυτόχρονα μέσω πολλών παράλληλων διάυλων. Η βασική διαφορά έγκειται στον αριθμό των ηλεκτρικών συνδέσεων που υλοποιούνται στο φυσικό στρώμα. Όπως υπονοεί και το όνομα της η παράλληλη μεταφορά χρησιμοποιεί περισσότερες από μία συνδέσεις. Παραδείγματος χάρη ένα 8bit παράλληλο κανάλι θα μεταφέρει ένα byte ταυτόχρονα ενώ το αντίστοιχο σειριακό

### 2.3. $E\Pi IKOIN\Omega NIE\Sigma$

κανάλι θα χρειαστεί να μεταφέρει ξεχωριστά το κάθε bit με αποτέλεσμα να χρειαστεί τον 8-πλάσιο χρόνο [5].

Η παράλληλη μεταφορά χρησιμοποιείται ευρέως στα ολοκληρωμένα κυκλώματα, σε διαύλους επικοινωνίας περιφερειακών και σε συσκευές μνήμης όπως μνήμες RAM. Οι διάυλοι επικοινωνίας περιφερειακών που χρησιμοποιούνται σε υπολογιστές παλαιότερα έκαναν χρήση παράλληλης μεταφοράς ενώ τα πίο σύγχρονα συστήματα έχουν εξελιχθεί και εφαρμόζουν σειριακή μεταφορά.

Η σειριαχή μεταφορά παρουσιάζει τα εξής πλεονεχτήματα σε σχέση με την παράλληλη:

- Clock skew: πιθανή διαφορά χρόνου μεταξύ των καναλιών μπορεί να οδηγήσει σε λάθος μετάδοση στην παράλληλη μεταφορά.
- Η σειριακή μετάδοση απαιτεί λιγότερες συνδέσεις και ως αποτέλεσμα λιγότερο χώρο. Ο χώρος ο οποίος ελευθερώνεται μπορεί να αξιοποιηθεί για καλύτερη απομόνωση του καναλιού από το περιβάλλον του.
- Crosstalk: το φαινόμενο κατά το οποίο το σήμα που μεταδίδεται από ένα κανάλι μπορεί να επηρεάζει το σήμα που μεταδίδεται από ένα άλλο κανάλι. Όσο αυξάνονται τα κανάλια επικοιωνίας αυξάνεται και η πιθανότητα της αρνητικής επίδρασης του Crosstalk.
- Το κόστος έν γένει για ένα σειριακό κύκλωμα είναι πολύ μικρότερο από το αντίστοιχο παράλληλο.

Όλα τα προηγούμενα συνηγορούν στην επιλογή του σειριαχού μοντέλου ως την καλύτερη λύση για υλοποίηση ενός συστημάτος διεπαφής chip-to-chip. Αυτό φανερώνεται και από την μετατροπή πολλών πρωτοκόλλων μετάδοσης από παράλληλα σε σειριαχά.

### 2.3.3 Διαφορική Μετάδοση-Differential Signaling

Η διαφορική μετάδοση (Differential Signaling) είναι μια μέθοδος μετάδοσης πληροφορίας η οποία κάνει χρήση δύο συμπληρωματικών σημάτων. Η τεχνική αυτή, περιλαμβάνει την αποστολή του ίδιου ηλεκτρικού σήματος με την μορφή ενός διαφορικού ζεύγους σημάτων,το καθένα στο δικό του διαύλο. Το ζεύγος διαύλου μπορεί να περιλαμβάνει περιπλεγμένο ζεύγος καλωδίου (Twisted pair), καλωδιοταινία ή αγώγιμο δρόμο επάνω σε ένα τυπωμένο κύκλωμα πλακέτας (Printed circuit board). Το κύκλωμα που δέχεται το σήμα ανταποκρίνεται στην ηλεκτρική διαφορά μεταξύ των δύο σημάτων κα όχι στην διαφορά της τάσης του μονού καλωδίου και της γείωσης [6].

Καθώς οι εξωτερικές παρεμβολές τείνουν να επηρέαζουν και τους δύο διαύλους πανομοιότυπα, η τελική διαφορά όπως την αντιλαμβάνεται ο δέκτης, παραμένει αναλοίωτη. Παρομοίως μεταδιδόμενα σήματα, ίσης και αντίθετης πολικότητας τείνουν να αυτό-ακυρώνονται με αποτέλεσμα να μην επηρεάζουν τα γειτνιάζοντα κυκλώματα [7].

Η διαφορική μετάδοση παρουσιάζει καλύτερη επίδοση στους παρακάτω τομείς:

• Ηλεκτρομαγνητική Παρεμβολή-Electromagnetic Interference

- Εκπομπή θορύβου και αποδοχή θορύβου
- $\bullet$  Crosstalk
- Ευχολότερη επίτευξη impedance matching



Σχήμα 2.3: Εξάλειψη θορύβου με την χρήση διαφορικής μετάδοσης

### 2.3.4 Jitter

Ο όρος Jitter αναφέρεται στην εμφανή χίνηση της αχμής ενός σήματος συγχριτιχά με την ιδανιχή στιγμή αυτής της αχμής. Αν παρατηρηθεί ένα περιοδιχό σήμα σε ένα παλμογράφο, οι αχμές του εμφανίζονται είτε πριν είτε μετά από ένα δεδομένο σημείο αναφοράς. Το φαινόμενο αυτό μπορεί να ποσοτιχοποιηθεί σαν σφάλμα παρεμβολής χρόνου time interval error όπου είναι η χρονιχή διαφορά του που συνέβει η αχμή του σήματος χαι που έπρεπε να συμβεί.

Τυχαίο Jitter μπορεί να συμβεί λόγω θορύβου, και ηλεκτρικού και θερμικού. Το αποτέλεσμα είναι μια κανονική Γκαουσιανή κατανομή στο σφάλμα χρόνου.

### 2.3.5 Skew

Ο πιο βασικός ορισμός του Skew είναι η διαφορά του χρόνου μετάδοσης δύο σημάτων σε ένα διαφορικό ζεύγος. Αυτο ουσιαστικά σημαίνει ότι η εναλλαγή ακμής ενός σήματος δεν ταυτίζεται με την εναλλαγή της ακμής του συμπληρωματικού του σήματος.

To channel-to-channel Skew είναι μία από τις σημαντικές παραμέτρους που μελετάται σε εφαρμογές LVDS λόγω της ύπαρξης πολλών καναλιών που πρέπει να παραμένουν συγχρονισμένα.

### 2.3. $E\Pi IKOIN\Omega NIE\Sigma$



Σχήμα 2.4: Κυματομορφές που απεικονίζεται το φαινόμενο Jitter



Σχήμα 2.5: Κυματομορφές που απεικονίζεται το φαινόμενο Skew

## Κεφάλαιο 3

## Low Voltage Differential Signaling

## 3.1 Επισκόπηση

Όπως αναφέρθηκε και στην εισαγωγή το LVDS είναι ένα τεχνικό πρότυπο διεπαφής για επικοινωνία ολοκληρωμένων κυκλωμάτων υλοποιημένων σε πλακέτες με πολύ υψηλές ταχύτητες. Το πρότυπο αυτό ορίζει τα ηλεκτρικά χαρακτηριστικά ενός οδηγού (driver) και ενός δέκτη (receiver). Το πρότυπο αυτό δεν καθορίζει πρωτόκολλο επικοινωνίας ούτε κάποιο άλλο χαρακτηριστικό διότι αυτές οι λεπτομέρειες είναι άμεσα εξαρτώμενες από την εφαρμογή για την οποία προορίζεται [8].

Μια απλοποιημένη δομή του φυσικού στρώματος ενός LVDS απεικονίζεται στο σχήμα 3.1. Στον οδηγό, μία πηγή ρεύματος περιορίζει την έξοδο στα 3 mA και ένας επιλογέας κατευθύνει το ρεύμα μέσω της αντίστασης τερματισμού. Αυτός ο διαφορικός οδηγός παράγει ένα σύστημα μετάδοσης στο οποίο, ρεύματα ίσου πλάτους αλλά αντίθετης πολικότητας διαρρέουν τις γραμμές τερματισμού. Το ρεύμα επιστρέφει μέσω του ζεύγους καλωδίων, με αποτέλεσμα η απόσταση που διατρέχει να είναι μικρή και συνακόλουθα εξίσου μικρή να είναι και η ηλεκτρομαγνητική παρεμβολή. Η πηγή ρεύματος περιορίζει οποιαδήποτε ακίδα ρεύματος που μπορεί να προκληθεί κατα την διάρκεια των μεταβάσεων. Ακόμη, το σταθερό ρεύμα εξόδου του οδηγού μπορεί να αντέξει βραχυκυλωμένες γραμμές μεταφοράς ή γειωμένες χωρίς να δημιουργηθεί θερμικό πρόβλημα.



Σχήμα 3.1: Απλοποιημένη τοπολογία LVDS [5]

Ο διαφορικός δέκτης είναι ένα κύκλωμα υψηλής εμπέδησης ο οποίος ανιχνεύει διαφορικά σήματα, της τάξεως των 20 mV και έπειτα τα ενισχύει μέχρι να φτάσουν τα επίπεδα επιθυμητής λογικής. Το πλάτος του σήματος ενός τυπικού οδηγού είναι περίπου 1.2 V και ο δέκτης μπορεί να αποδεχτεί ένα εύρος εισόδου μέχρι 2.4 V σε σχέση με την γη. Αυτό επιτρέπει απόρριψη θορύβου κοινής λειτουργίας κατα μήκος της σύνδεσης σε εύρος ±1 V.

Κατά την επιλογή του επιπέδου τάσεως για τον οδηγό και δέκτη τέθηκε υπόψιν η εφαρμογή του LVDS σε τεχνολογίες όπως BiCMOS, CMOS, GaAs. Επιπροσθέτως τέθηκε ως στόχος η αντοχή του LVDS σε ένα μεγάλο εύρος επιπέδου τροφοδσίας με σκοπό την μελλοντική του χρήση του προτύπου.

Τα σήματα χαμηλής τάσης παρουσιάζουν αρκετά πλεονεκτήματα, τα οποία περιλαμβάνουν υψηλούς ρυθμούς μετάδοσης bits, χαμηλή κατανάλωση και καλύτερη επίδοση όσον αφορά τον θόρυβο. Τα παραπάνω πλεονεκτήματα επιτυγχάνονται στην περίπτωση του LVDS με την μείωση του εύρους πλάτους του σήματος στα 300 mV. Για την περαιτέρω αύξηση της ανοσίας στον θόρυβο το LVDS χρησιμοποιεί διαφορική μετάδοση σήματος. Τα διαφορικά σήματα όπως αναφέρθηκε και στην εισαγωγή παρουσιάζουν αρκετά οφέλη. Επειδή οι εναλλαγές καταστάσεων πραγματοποιούνται μεταξύ ενός εύρους 300 mV, το LVDS είναι αρκετά ταχύ. Το χαμηλότερο εύρος τάσης μειώνει την κατανάλωση επειδή μειώνει την τάση κατά μήκος της αντίστασης τερματισμού.



Σχήμα 3.2: Τυπικό διαφορικό σήμα LVDS

Το σύστημα ενός LVDS υποστηρίζει χαραχτηριστικά όπως η σειριοποίηση δεδομένων, κωδικοποίηση του ρολογίου, χαμηλο skew. Το πρόβλημα του skew εμφανίζεται όταν πρέπει να σταλθούν παράλληλα δεδομένα και το ρολόι κατά μήκος καλωδίων ή αγώγιμων δρόμων ενός PCB. Το πρόβλημα είναι ότι η σχέση φάσης του ρολογιού και των δεδομένων μπορεί να χαθεί λόγω της διαφορετικής στιγμής μετάδοσης διαμέσου του διαύλου. Παρολαύτα, η δυνατότητα του LVDS να σειριοποιεί παράλληλα δεοδμένα σε ένα υψηλής ταχύτητας σήμα με ενσωματωμένο ρολόι περιορίζει του πρόβλημα του skew. Το πρόβλημα εξαφανίζεται διότι το ρολόι μεταδίδεται μαζί με τα δεδομένα διαμέσου του ίδιου ζεύγους καλωδίων. Ο δέκτης χρησιμοποιεί τεχνικές ανάκτησης δεδομένων-ρολογίου με σκοπό να αποσπάσει το ενσωματωμένο ρολόι που βρίσκεται σε διαφορά φάσης από τα δεδομένα.

Ένα άλλο σημαντικό πλεονέκτημα της τεχνολογίας του LVDS είναι η χαμηλότερη ενεργειακή απαίτηση. Το πλεονέκτημα αυτό εκπορεύεται από την χρήση σταθερού οδηγού πηγής ρεύματος αντί για οδηγού τάσης. Επιπροσθέτως, η χαμηλή κατανάλωση εξαλείφει την ανάγκη χρήσης ψυκτρών ή οποιαδήποτε άλλη ειδική συσκευασία, το οποίο οδηγεί με την σειρά του σε ακόμη μεγαλύτερη μείωση του κόστους. Ένα αχόμη όφελος του LVDS είναι η χαμηλή εχπομπή ηλεχτρομαγνητιχής παρεμβολής. Ο λόγος ο οποίος το LVDS παράγει χαμηλή παρεμβολή είναι το μιχρό εύρος τάσης, το σύστημα διαφοριχής μετάδοσης χαι οι ελάχιστες αχίδες (spikes ρεύματος που οφείλεται στη πηγή ρεύματος. Οι εναλλαγές σημάτων υψηλής συχνότητας, που διαρρέουν ένα χανάλι μετάδοσης δημιουργούν ηλεχτρομαγνητιχά πεδία. Η ένταση του ηλεχτρομαγνητιχού πεδίου είναι ανάλογη της ενέργειας που μεταφέρεται από το σήμα. Καθώς μειώνεται το εύρος τάσης χαι η ενέργεια σήματος, συναχόλουθα μειώνεται χαι η ενταση του ηλεχτρομαγνητιχού πεδίου. Όμως αχόμη χαι αυτό το μειωμένο πεδίο είναι πηγή πιθανών προβλημάτων αχτινοβολίας.

Τα διαφορικά σήματα μειώνουν τις επιβλαβείς συνέπειες αυτών των πεδίων για να μειώσουν περαιτέρω αυτά τα προβλήματα ακτινοβολίας. Οι ισορροπημένες διαφορικές γραμμές διαρρέονται από ρεύματα ίσου πλάτους και αντίθετης πολικότητας. Όταν τα πεδία αυτά τα οποία βρίσκονται συζευγμένα μεταξύ τους τείνουν να μένουν προσκολλημένα μεταξύ τους και να μην ξεφεύγουν. Συνεπώς είναι σημαντικό, να διατηρείται ένα ισορροπημένο και στενά συζευγμένο διαφορικό κανάλι μετάδοσης με σκοπό να μειώνεται η εκπομπή ηλεκτρομαγνητικής παρεμβολής.



Σχήμα 3.3: Σχηματική απεικόνιση συζευγμένων ηλεκτρομαγνητικών πεδίων [9]

Όλα τα πλεονεκτήματα του LVDS που αναφέρθηκαν μέχρι τώρα, οφελούν επίσης το κόστος του συστήματος. Επίσης, η απαίτηση του LVDS για μία απλή αντίσταση τερματισμού, η οποία μάλιστα ενσωματώνεται στο ολοκληρωμένο κύκλωμα, ελαχιστοποιεί ακόμη περισσότερο το κόστος.

Το LVDS επιπροσθέτως, επιτυγχάνει την σειριοποίηση πολλών παράλληλων bit σε μία μονή ροή δεδομένων καταφέρνοντας υψηλές ταχύτητες δεδομένων. Τα ολοκληρωμένα κυκλώματα LVDS ενσωματώνουν τους serializers, deserializers μειώνοντας την ανάγκη χρήσης καλωδίασης, συνδέσεων και λοιπών. Τελικώς, η ικανότητα της τεχνολογίας, να αναπτύσσεται με την προκαθορισμένη τεχνική CMOS, επιτρέπει την ενσωμάτωση πολύπλοκων ψηφιακών λειτουργιών σε συνδυασμό με το LVDS.

## 3.2 Πομπός-Driver

Ο οδηγός-driver τείνει να είναι ένας οδηγός-ρεύματος που οδηγεί ένα ισορροπημένο (balanced) καλώδιο διασύνδεσης σε ένα φορτίο που αποτελείται από μία αντίσταση τερματισμού και τον δέκτη. Το ρεύμα κατευθύνεται διαμέσου της αντίστασης και για να προσομοιωθεί η αντίθετη πολικότητα τότε απλά αλλαζεί η κατεύθυνση της ροής του ρεύματος. Το σωστό πλάτος της εξόδου δεν μπορεί να επιτευχθεί χωρίς την τοποθέτηση μιας αντίστασης τερματισμού στο δέκτη καθώς συμπληρώνει τον κλειστό βρόγχο. Επίσης, είναι απαραίτητη η παρουσία της διότι πρέπει να παρέχει τερματισμό λόγω των ταχέων ρυθμών.

Η πηγή ρεύματος ελαχιστοποιεί τις ακίδες(spikes) που προχαλούνται από τις εναλλαγές στην δομή της πηγής εξόδου. Η είσοδος του δέχτη πρέπει να παρουσιάζει υψηλή εμπέδηση, ούτως ώστε το μεγαλύτερο μέρος του ρεύματος να μην εισέρχεται στον δέχτη αλλά να διαρρέει την αντίσταση χαι να επιστρέφει τον οδηγό, ολοχληρώνοντας τον βρόγχο. Η διαδιχασία αυτή είναι γνωστή σαν μετάδοση odd-mode. Η μετάδοση odd-mode εχτός από τα πλεονεχτήματα EMI (electromagnetic interference) που παρουσιάζει, χάνει το μονοπάτι του σήματος να παρουσιάζει περισσότερη ανοσία στις ατέλειες της γείωσης.

Ο πομπός του LVDS είναι διαμορφωμένος σαν μία γεννήτρια ρεύματος ενλασσόμενης πολικότητας switched-polarity current generator. Παρακάτω στον πίνακα 3.1 παρατίθονται οι βασικές προδιαγραφές που πρέπει να τηρεί ένας οδηγός LVDS. Τονίζεται για ακόμη μία φορά πως αυτές οι ηλεκτρικές προδιαγραφές αποτελούν περισσότερο μία γενική κατεύθυνση, εν είδη πρότασης που πρέπει να ακολουθούν αυτά τα συστήματα επικοινωνίας και όχι αυστηροί κανονές. Αυτο συμβαίνει λόγω της μεγάλης διάδοσης των LVDS Interfaces και αναπόφευκτα τις ιδιαίτερες απαιτήσεις που παρουσιάζει κάθε εφαρμογή.

Σύμβολο	Παράμετρος	$\Sigma$ υνθήχη	Ελάχιστο	Μέγιστο
Voh	Μέγιστη τάση εξόδου	$R_{load} = 100 \ \Omega$	-	$1475~\mathrm{mV}$
$V_{ol}$	Ελάχιστη τάση εξόδου	$R_{load} = 100 \ \Omega$	$925 \mathrm{~mV}$	-
$ V_{od} $	Διαφορά τάσης εξόδου	$R_{load} = 100 \ \Omega$	$250 \mathrm{~mV}$	$400 \mathrm{mV}$
$V_{os}$	Συνιστώσα τάσης	$R_{load} = 100$	$1125 \mathrm{~mV}$	$1275~\mathrm{mV}$
$R_o$	Εμπέδηση εξόδου	-	$40 \ \Omega$	140 $\Omega$
$I_{sa,sb}$	Ρεύμα εξόδου-γη	Βραχυκυκλωμένη	-	40 mA
$I_{sab}$	Ρεύμα εξόδων	Βραχυκυκλωμένες	-	12  mA

Πίναχας 3.1: DC Προδιαγραφές οδηγού [1]

Μία τυπική συνδεσμολογία οδηγού διακοπτών-γέφυρας (bridged-switched LVDS) συμπεριφέρεται σαν μία πηγή με εναλασσόμενη πολικότητα. Το ρεύμα πολώσεως  $I_b$ , εναλάσσεται στην αντίσταση τερματισμού αναλόγως με τα δεδομένα εισόδου και ως

εκ τούτου παράγει ένα εναλασσόμενο σήμα. Η βασική του λειτουργία μπορεί να προσομοιωθεί από τέσσερα τρανζιστορ που δρουν σαν διακόπτες σε μια συνδεσμολογία γέφυρας που αναπαρίσταται στο σχήμα 3.4.

Αν τα τρανζίστορ M1 και M4 βρίσκονται σε λειτουργία ( $V_{in} = HIGH$ ), η πολικότητα του ρεύματος εξόδου είναι θετική και συνακόλουθα η τάση εξόδου είναι θετική. Στην αντίθετη περίπτωση όπου, τα τρανζίστορ M2, M3 βρίσκονται σε λειτουργία (M1, M4 βρίσκονται εκτός λειτουργίας), η πολικότητα του ρεύματος και της τάσης είναι ανεστραμμένη. Με μία αντίσταση εξόδου ονομαστικής τιμής 100 Ω στον δέκτη, τόσο η τάση κοινής λειτουργίας όσο και η διαφορική έξοδος ικανοποιούν τις προδιαγραφές του πρωτοκόλου LVDS.



Σχήμα 3.4: Απλοποιημένη τοπολογία λειτουργίας πομπού

Το στάδιο εξόδου του οδηγού LVDS λειτουργεί με ένα τυπικό ρεύμα τάσεως 3 mA που βρίσκεται συνεχώς σε λειτουργία. Τα λογικά 'ones, zeros δημιουργούνται απλά με το να αλλάζει η κατεύθυνση του ρεύματος στην έξοδο. Το γεγονός ότι βρίσκεται συνεχώς σε λειτουργία εξαλείφει τον θόρυβο εναλλαγής και της ηλεκτρομαγνητικής παρεμβολής. Η απλότητα του το καθιστά κομψή λύση για μετάδοση σήματος από σημείο σε σημείο (point-to-point).
## 3.3 Δέκτης-Receiver

Στο προηγούμενο κεφάλαιο αναφέρθηκε η βασική δομή, μια απλοποιημένη λειτουργία καθώς και τα χαρακτηριστικά που πρέπει να τηρεί ένας οδηγός LVDS. Για να ολοκληρωθεί η διεπαφή πρέπει να προστεθεί και ο δέκτης LVDS ο οποίος μέσω ενσύρματης διαφορικής σύνδεσης δέχεται το σήμα που στέλνεται από τον οδηγό.

Όπως και στον οδηγό, έτσι και στον δέκτη υπάρχουν μεγάλα περιθώρια ελευθερία σχεδίασης από τον εκάστοτε σχεδιαστή που εκπορεύεται από την ανάγκη για ενσωμάτωση σε διάφορα είδη εφαρμογών. Παρακάτω στον πίνακα 3.2 παρατίθονται οι βασικές προδιαγραφές που πρέπει να τηρεί ένας δέκτης LVDS

Σύμβολο	Παράμετρος	Συνθήκη	Ελάχιστο	Μέγιστο
Vin	Μέγιστη τιμή τάσης εισόδου	-	0	$2400~\mathrm{mV}$
Vidth	Ελάχιστο διαφορικό κατώφλι	-	-100 mV	$100 \mathrm{mV}$
R <sub>in</sub>	Εμπέδηση εισόδου	-	$90 \ \Omega$	110 $\Omega$

Πίναχας 3.2: DC Προδιαγραφές δέκτη [1]

Ο ρόλος του δέκτη είναι να λαμβάνει το αναλογικό διφορικό σήμα προδιαγραφών LVDS, να το ενισχύει και να το μετατρέπει σε ψηφιακό σήμα δεδομένης λογικής στάθμης. Καθώς το σήμα διαδίδεται διαμέσου του καναλιού μετάδοσης είναι φυσικό επακόλουθο να έχει εξασθένισει αρκετά. Για αυτόν τον λόγο είναι απαραίτητη η παρουσία ενός προ-ενισχυτή που θα επιστρέφει το σήμα στο αρχικό του επίπεδο. Αφου πραγματοποιηθεί η ενίσχυση, το ενισχυμένο πλέον σήμα περνάει από έναν συγκριτή ο οποίος με λογικές διαργασίες αποφασίζει εάν το σήμα είναι λογικό High-1 ή λογικό Low-0. Τέλος, αυτό το λογικό σήμα τροφοδοτείται στο ψηφιακό κύκλωμα που έπεται του LVDS interface. Μια απλοποιημένη μορφή ενός δέκτη μπορεί να αναπαρασταθεί στο 3.5.



Σχήμα 3.5: Απλοποιημένη τοπολογία δέκτη LVDS

## Κεφάλαιο 4

# Επισκόπηση Τεχνολογίας

Στο κεφάλαιο αυτό θα γίνει μία αναφορά στην τεχνολογία που χρησιμοποιήθηκε, η οποία είναι η BiCMOS B12HFC και παραχωρήθηκε από την Infineon Technologies AG. Η B12HFC είναι τεχνολογία αρχιτεκτονικής 90 nm που προορίζεται για εφαρμογές mixed signal mmWave - μεικτού σήματος και αποδίδει υψηλή απόδοση σε πολύ χαμηλή κατανάλωση. Κύριο πεδίο εφαρμογών της τεχνολογίας είναι τα Radar Αυτοκινητοβιομηχανίας, υψηλής ταχύτητας επικοινωνία δεδομένων, ασύρματες επικοινωνίες. Η BiCMOS B12HFC αποτελείται από πολλά στρώματα. Μερικά από τα βασικά χαρακτηριστικά της, χρήσιμα για την κατασκεύη ενός ολοκληρωμένου κυκλώματος είναι τα ακόλουθα:

- Υπόστρωμα: οπών p<sup>-</sup>.
- Ειδική αντίσταση 15-20 Ωcm.
- Μέταλλα: επτά επίπεδα χαλκού 4 λεπτά (πιο κοντά στο υπόστρωμα M1-M4), ένα ενδιάμεσο M5 και δύο πλατύτερα (πιο χαμηλά στο υπόστρωμα M6, M7).
- Υπόστρωμα: Ένα στρώμα αλουμινίου: για επιφάνειες επαφής (pads) και καλωδίωση.
- Διάφορα via : για την σύνδεση μεταξύ των διαφόρων μεταλλικών στρωμάτων
- Βάση SiGe με διάμετρο πυριτίου wafer 200 mm

### 4.1 Αντιστάσεις-Resistors

Η τεχνολογία παρέχει δύο τύπου αντιστάσεων που εξαρτάται από το υλικό και μέθοδο κατασκεύης.

rpoly1p: Η αντίσταση αυτή είναι κατασκευασμένη από πολυπυρίτιο και διαθέτει μεγάλη αντίσταση ανά μονάδα επιφανείας (295 Ω/ μονάδα). Το πλεονέκτημά της έγκειται στο μικρότερο χώρο που καταλαμβάνει στο ολοκληρωμένο. Το μειονέκτημα είναι ότι η ελάχιστη τιμή που μπορεί να λάβει είναι 1000 Ω.

 restan : Η αντίσταση αυτή είναι κατασκευασμένη από κράμα TaN και υλοποιείται πιο απλά. Η αντίσταση ανά μονάδα επιφανείας (20 Ω/ μονάδα) είναι αισθητά μικρότερη αλλά μπορεί να υλοποιεί πολυ μικρές αντιστάσεις.

Στο σχήμα Σχήμα 4.1 φαίνεται η διαφορά μεγέθους για μια δεδομένη αντίσταση 1000 Ω. Στο φυσικό σχεδιασμό προτιμήθηκε η χρήση αντιστάσεων πολυπυριτίου όπου ήταν δυνατόν λόγω του ελάχιστου μεγέθους που μπορεί να λάβει.



Σχήμα 4.1: Σύγκριση μεγέθους δύο ειδών αντιστάσεων για δεδομένη αντίσταση. Αρστερά με χρώμα πορτοκαλί απεικονίζεται η restan και δεξιά με χρώμα κόκκινο η rpoly1p.

## 4.2 Πυχνωτές-Capacitors

Η τεχνολογία παρέχει τριών ειδών πυκνωτών:

 mimCap: Είναι το πιο διαδεδομένο είδος πυκνωτή και κατασκευάζεται από μεταλλικές πλάκες. Το πλήρες ονομά του είναι Metal Insulator Metal Capacitor(mimCap). Ο πυκνωτής απεικονίζεται στο σχήμα 4.2.



Σχήμα 4.2: Σχεδίαση του mimCap σε φυσικό σχεδιασμό Layout

 varacap: Είναι ένα είδος πυχνωτή που χατασχευάζεται από διόδους και καθόδους και το πλήρες ονομά του είναι differential varactor. Ο πυχνωτής απειχονίζεται στο σχήμα 4.3.



Σχήμα 4.3: Σχεδίαση του varacap σε φυσικό σχεδιασμό Layout

 jcap: Είναι ένα είδος πυκνωτή που κατασκευάζεται από καθόδους και το πλήρες ονομά του είναι junction capacitor. Ο πυκνωτής απεικονίζεται στο σχήμα 4.4.

Η επιλογή του πυκνωτή έγινε με βάση την ευκολία που μπορεί να κατασκευαστεί στον φυσικό σχεδιασμό, τις δυνατότητες που μας παρέχει όσο και το τελικό του μέγεθος. Ο πυκνωτής επιλέχθηκε είναι ο mimCap λόγω της απλότητάς του.



Σχήμα 4.4: Σχεδίαση του jCap σε φυσικό σχεδιασμό Layout.

## 4.3 Τρανζίστορ-Transistor

Στο υποχεφάλαιο αυτό θα γίνει μια σύντομη αναφορά των παρεχόμενων από την τεχνολογία τρανζίστορ καθώς και κάποιες από τις ιδιοτητές τους. Τα διάφορα είδη τρανζίστορ μαζί με τις ιδιότητες, αναφέρονται αναλυτικά στο εγχειρίδιο χρήσης της τεχνολογίας. Η BiCMOS τεχνολογία διαθέτει μία ποικιλία από npn SiGe Heterojunction Bipolar Transistor-BJT και Metal Oxide Silicon Field Effect Transistor- MOSFET τρανζίστορ. Οι κυρίοτερες κατηγορίες είναι:

- High Voltage npn: Το συγκεκριμένο BJT είδος τρανζίστορ που παρέχεται από την τεχνολογία B12HFC, έχει μέγιστη συχνότητα μεταφοράς f<sub>t</sub> στα 80 GHz 1.8 < BV<sub>ceo</sub> < 4V. Όπως αναφέρει και το όνομά του είναι κατάλληλο για εφαρμογές υψηλής τάσης και χαμηλής συχνότητας.
- Medium speed npn: Το παρόν BJT τρανζίστορ έχει μέγιστη συχνότητα μεταφοράς f<sub>t</sub> στα 180-220 GHz 1.3 < BV<sub>ceo</sub> < 3V. Όπως γίνεται κατανοητό είναι κατάλληλο για εφαρμογές μέσης τάσης και χαμηλής συχνότητας.
- High Speed npn: Το BJT τρανζίστορ διαθέτει μάσκα εκπομπού από 0.19 μm έως 0.25 μm ενώ το μήκος της μάσκας εκπομπού κυμαίνεται από τα 0.7 μm έως τα 10 μm. Επίσης δίνει την δυνατότητα πολλαπλών διαμορφώσεων της αρχιτεκτονικής του με πολλαπλές βάσεις και εκπομπούς. Τέλος, η συχνότητα μεταφοράς του αγγίζει τα 300 GHz.
- CMOS thick oxide device: Τρανζίστορ CMOS με σχετικά παχύ υπόστρωμα 5.8 nm και τάση λειτουργίας έως τα 2.5 V.
- CMOS thin oxide device: Τρανζίστορ CMOS με σχετικά λεπτότερο υπόστρωμα 1.9 nm και τάση λειτουργίας έως τα 1.3 V. Το μικρότερο υπόστρωμα

επιτυγχάνει την ύπαρξη μικρότερων παρασιτικών και κατα συνέπεια την αποδοτικότερη λειτουργία του σε εφαρμογές όπου απαιτείται υψηλή ταχύτητα.

Για τους σκοπούς της συγκεκριμένης εφαρμογής επιλέχθησαν από τα BJT τα τρανζίστορ κατηγορίας **High Speed npn** και από τα CMOS, τα τρανζίστορ **CMOS thin oxide device** λόγω της ανώτερης επίδοσης που παρουσιάζουν στις υψηλές συχνότητες. Στα παρακάτω σχηματικά απεικονίζονται η φυσική σχεδιάση των προαναφερθέντων τρανζίστορ 4.5, 4.6.



**Σχήμα 4.5:**  $\Sigma \chi \epsilon \delta (a \sigma \eta \tau o \upsilon high speed bjt <math>\sigma \epsilon \varphi \upsilon \sigma \kappa \delta \sigma \chi \epsilon \delta a \sigma \mu \delta Layout μήκος μάσκας εκπομπού 1 um και πλάτος εκπομπού 190 nm$ 



**Σχήμα 4.6:** Σχεδίαση του thin oxide mosfet σε φυσικό σχεδιασμό Layout με πλάτος πύλης 1 um και μήκος πύλης 80 nm

## Κεφάλαιο 5

# Σχεδίαση Driver, Receiver

Αφού αναφέρθηκαν τα βασικότερα για την τεχνολογία LVDS και την θεωρία που την συνοδεύει, στο παρόν κεφάλαιο θα αναλύθει η μέθοδος, η τοπολογία και κάποιες βελτιώσεις της σχεδίαση του LVDS interface. Το κεφάλαιο θα χωριστεί σε δύο υποκεφάλαια που θα ασχοληθεί το καθένα, με τον οδηγό και τον δέκτη.

## 5.1 Πομπός-Driver

Στα προηγούμενα κεφάλαια παρουσιάστηκε η θεωρία πίσω από τα συστήματα επικοινωνιών και ειδικότερα το πρότυπο LVDS. Στην βιβλιογραφία υπάρχει πληθώρα τοπολογιών που υλοποιούν την διεπαφή αυτή. Η συχνότητα λειτουργίας αυτών των τοπολογίων δεν ξεπερνούν φυσικά τα 10 GHz και δεν φτάνουν τα 14 GHz που τέθηκαν σαν στόχος της εργασίας.

Η μεθοδολογία που ακολουθήθηκε ήταν η εξής:

- Σχεδίαση των ήδη υπαρχόντων τοπολογιών με την παρεχόμενη σύγχρονη, πειραματική τεχνολογία.
- Σύγκριση για την ανάδειξη της τοπολογίας με την καλύτερη επίδοση.
- Περαιτέρω βελτίωση των τοπολογιών όπου είναι δυνατόν.

#### 5.1.1 Παρουσίαση Λειτουργίας

Μετά από έρευνα και πειραματισμό με διάφορες τοπολογίες, η τοπολογία που επιλέχθηκε παρουσιάζεται στο παρακάτω σχηματικό 5.1.

Όπως απειχονίζεται χαι στο σχηματιχό, το στάδιο εξόδου αποτελείται απο αχόλουθους εκπομπούς (emitter followers), αντίσταση τερματισμού (ενσωματώνεται στον δέχτη) χαι δύο NMOS τα οποία εναλλάσσουν το ρεύμα φορτίου από τον έναν χλάδο εξόδου στον άλλο. Ο αχόλουθος εκπομπού (emitter follower) όπως απειχονίζεται χαι στο σχήμα 5.2 είναι μία από τις βασιχότερες τοπολογίες μονού σταδίο χαι τυπιχά λειτουργεί σαν ένας voltage buffer. Η μιχρή εμπέδηση εξόδου επιτρέπει σε μία πηγή με



Σχήμα 5.1: Προτεινόμενη τοπολογία: An ultra low power 10 Gbps LVDS output driver [10]

μεγάλη εμπέδηση εξόδου να οδηγεί ένα φορτίο με μικρή εμπέδηση εισόδου. Το κύκλωμα αυτό έχει κέρδος ρεύματος, δηλάδη μια μικρή αλλαγή στο ρεύμα εισόδου προκαλεί πολύ μεγαλύτερη αλλαγή στο ρεύμα εξόδου που παρέχεται στο φορτίου εξόδου.

Οι έξοδοι του αχόλουθου εχπομπού a, b που φαίνονται στο σχήμα 5.1 χρησιμοποιούνται σαν διαχόπτες με σχοπό να ενεργοποιούν/ απενεργοποιούν τις πύλες των NMOS τρανζίστορ (M5, M6). Η τεχνιχή αυτή της θετιχής ανάδρασης επιδρά θετιχά στην χατανάλωση ενέργειας, διότι δεν απαιτείται επιπλέον χύχλωμα για την ενεργοποίηση/απενεργοποίηση των NMOS τρανζίστορ.

Ουσιαστικά η διαφορά δυναμικού που αναπτύσσεται στην αντίσταση εξόδου απαιτεί ένα ρεύμα φορτίου. Καθώς το ρεύμα σημαίνει και κατανάλωση ενέργειας είναι στο συμφέρον της κατανάλωσης της τοπολογίας να χρησιμοποιεί το ίδιο ρεύμα και για τα δύο τρανζίστορ. Με βάση την προτεινόμενη τοπολογία, το ρεύμα φορτίου  $I_{load}$  μπορεί να χρησιμοποιηθεί εναλλάξ από τα τρανζίστορ Q3, Q4. Με αυτόν τον τρόπο δεν υπάρχει λόγος ύπαρξης για επιπλέον ρεύμα που θα φορτώνει τους ακόλουθους εκπομπού. Με βάση τα προαναφερθέντα, συμπεραίνεται ότι η κατανάλωση τελικού σταδίου είναι συγκρίσιμη του ρεύματος φορτίου  $I_{load}$ .

Το στάδιο εξόδου συμπεριφέρεται σαν ένας διαιρέτης τάσης. Θεωρώντας σαν δεδομένο ότι τα Q3, Q4 είναι ιδανιχοί αχόλουθοι εχπομπού, η αντίσταση  $R_{term} = 50 \ \Omega$  και η αντίσταση  $R_{load} = 100 \ \Omega$ , η τιμή της διαφοριχής τάσης εξόδου είναι η μισή της τιμής της τάσης του προ-οδηγού pre-driver swing όπως φαίνεται στην Εξίσωση 5.1.

$$V_{out} - V_{outb} = (V_b - V_a) * \frac{100ohms}{200ohms} = \frac{1}{2} * 2 * V_{od} = V_{od}$$
(5.1)

Η τάση του προ-οδηγού(pre-driver swing), που ισούται με  $I_p * R_p$  σχεδιάζεται με σχοπό να είναι περίπου διπλάσια της τάσης του σήματος εξόδου. Το φορτίο του προοδηγού είναι η αντίσταση  $R_p$  σε παραλληλία με τις εμπεδήσεις  $Z_{in}Q_3, Q_4$ . Γνωρίζοντας τις ιδιότητες ενός αχολούθου εχπομπού συμπεραίνουμε πως  $Z_{in}Q_3, Q_4 >> R_p$ . Αυτό



Σχήμα 5.2: Βασική τοπολογία ακόλουθου εκπομπού (emitter follower).

έχει σαν αποτέλεσμα, η αντίσταση του φορτίου του προ-οδηγού να χυριαρχείται από την  $R_p$ . Το γεγονός αυτό παρουσιάζει σημαντικά οφέλη σε σχέση με τις προηγούμενες τοπολογίες όπου ο προ-οδηγός χρειάζεται να κάψει ένα σημαντικό ποσό ενέργειας για να οδηγήσει άμεσα τις υψηλές παρασιτικές των διακοπτών του στάδιου εξόδου.

Στο σχήμα 5.3 φαίνεται το μοντέλο μισού κυκλώματος για  $V_{out} = \frac{V_{OD}}{2}$ .



Σχήμα 5.3: Απλοποιημένη τοπολογία μισού κυκλώματος (Vod/2).

Το μισό χύχλωμα του προ-οδηγού μπορεί να μοντελοποιηθεί σαν μία πηγή τάσης με πλάτος  $\frac{I_p * R_p}{2}$ . Επίσης στο μοντέλο περιλαμβάνονται οι μη-ιδανιχότητες του αχόλουθου εχπομπού ( $\frac{1}{gm3}, \frac{R_p}{\beta}$ ). Όπως φανερώνεται και στις Εξίσωση 5.2, Εξίσωση 5.3 το ρεύμα του προ-οδηγού μπορεί να αποτελεί μόνο ένα μέρος του ρεύματος φορτίου. Το γεγονός αυτό συμβάλλει σε αχόμη μιχρότερη χατανάλωση του προ-οδηγού και άρα γενιχά του οδηγού.

$$V_{out} = \frac{V_{od}}{2} = \frac{\frac{R_{load}}{2} * (\frac{R_p * I_p}{2})}{\frac{R_{load}}{2} + R_{term} + \frac{1}{gm_3} + \frac{R_p}{\beta}}$$
(5.2)

$$I_p = \frac{2 * Iload * \left(\frac{R_{load}}{2} + R_{term} + \frac{1}{gm3} + \frac{R_p}{\beta}\right)}{R_p}$$
(5.3)

όπου Ι<sub>p</sub> το ρεύμα του προ-οδηγού.

Όπως αναφέρθηκε στην θεωρία είναι κρίσιμης σημασίας να υπάρχει καλό ταίριασμα των αναλογικών κομματιών ενός κυκλώματος. Στην προκειμένη περίπτωση πρέπει η έξοδος του οδηγού να είναι ταιριασμένος με την γραμμή μεταφοράς. Στο σχήμα 5.4 φαίνεται πως μπορεί να αντιστοιχιστεί η εσωτεριχή αντίσταση στην εμπέδηση της γραμμής μεταφοράς. Όπως απεικονίζεται, οι παρασιτικές του ακόλουθου εκπομπού, η R<sub>term</sub> και η επίδραση NMOS περιλαμβάνονται στο μοοντέλο μικρού σήματος. Το τρανζίστορ NMOS M6, μοντελοποιείται σαν μία πηγή ρεύματος εξαρτώμενη από τάση. Το τρανζίστορ αυτό εάν διατηρηθεί στον χορεσμό, εμφανίζει τόσο μεγάλη εξωτεριχή εμπέδηση, που μπορεί να μην συμπεριληφθεί στους υπολογισμούς. Από το σχήμα 5.3 και την Εξίσωση 5.4 γίνεται κατανοητό πως η εξωτερική εμπέδηση επηρεάζεται κυρίως από την  $R_{term}$  που διατηρεί μια τιμή 50 Ω εάν φυσικά το gm6 <<gm3. Καθώς το M6 είναι τρανζίστορ NMOS και το Q3 είναι διπολικό τρανζίστορ, το gm6 είναι συγκριτικά μικρότερο του gm3. Για να μειωθεί ακόμη περισσότερο η επίδραση των gm6, gm3, μπορεί να προστεθούν αντιστάσεις εχφυλισμού στις πηγές των M5 και M6. Τελιχώς, επιλέγεται μία τιμή αντίστασης για την R<sub>term</sub> που προσεγγίζει την εμπέδηση της γραμμής μεταφοράς. Η επιλογή αυτή βελτιώνει την ποιότητα του σήματος χαι ελαχιστοποιεί τις ανταναχλάσεις.



Σχήμα 5.4: Μοντέλο λειτουργίας μικρού σήματος για εσωτερική αντίσταση μισού κυκλώματος.

$$R_{int_{chip}} = \frac{V_{test}}{i_{test}} = \frac{R_{term} + \frac{1}{gm3} + \frac{R_p}{\beta}}{1 - \frac{gm6}{gm3} + \frac{gm6*R_p}{\beta}} \parallel r_{o6}$$
(5.4)

Με βάση το σχήμα 5.1 γίνεται κατανοητό πως η τάση κοινής λειτουργίας του οδηγού εξαρτάται από την πτώση τάσης του προ-οδηγού, από τις τάσεις Βάσης-Εκπομπού των Q3, Q4 και το πλάτος του σήματος εξόδου. Στην Εξίσωση 5.5 αναγράφεται η τάση κοινής λειτουργίας του οδηγού.

#### 5.1. $\Pi OM\Pi O\Sigma$ -DRIVER

$$V_{com} = V_{dd} - \frac{I_p * R_p}{2} - V_{be(Q3,Q4)} - V_{Rterm} - \frac{V_{OD}}{2}$$
(5.5)

#### 5.1.2 Βελτιώσεις

Στο προηγούμενο υποκεφάλαιο παρουσιάστηκε η τοπολογία που επιλέχθηκε. Στο παρόν κομμάτι, θα παρατεθούν κάποιες σχεδιαστικές προσθήκες στην υπάρχουσα τοπολογία με σκοπό την βελτίωση της επίδοσης του κυκλώματος [11].

• Προσθήκη συνεχώς ενεργού ρεύματος (Keep Alive Current): Στην αρχική τοπολογία, οι αχόλουθοι εχπομπού Q3, Q4 έχουν μία πιθανή χατάσταση στην οποία το ρεύμα το οποίο τα διαρρέει είναι μηδέν (0) κατά την διάρκεια εναλλαγής.  $\Sigma$ την κατάσταση αυτή όταν το ρεύμα φορτίου  $I_{load}$  είναι πλήρως μετατοπισμένο στον έναν κλάδο του κυκλώματος, ο άλλος κλάδος έχει μηδέν ρεύμα. Αυτό έχει σαν αποτέλεσμα η εμπέδηση εξόδου των Q3, Q4  $(\frac{1}{gm4}, \frac{R_p}{\beta})$  να είναι πολύ μεγάλη και να ελοχεύει κίνδυνος για την ακεραιότητα του κυκλώματος. Στο σχήμα 5.5 φαίνεται η προσθηκή του ρεύματος. Σκοπός της προσθήκης του ρεύματος είναι η εξασφάλιση ότι ότι και τα δύο τρανζίστορ Q3, Q4 βρίσκονται θα βρίσκονται μονίμως σε κατάσταση λειτουργίας. Παραδείγματος χάριν, εάν το Q3 μεταφέρει ένα υψηλό σήμα και άρα άγει το συνολικό ρεύμα, το Q4 θα καίει ακόμη ένα ρεύμα χαμηλής έντασης. Αυτό θα έχει σαν αποτέλεσμα η εμπέδηση εξόδου του Q4, να μην λαμβάνει υψηλή τιμή το οποίο επιβαρύνει την ποιότητα του σήματος. Το Keep Alive Current είναι πολύ μικρό με συνέπεια να μην επιβαρύνει την συνολική κατανάλωση του κυκλώματος. Η προσθήκη αυτή πράγματι βελτιώνει την επίδοση του σήματος.



Σχήμα 5.5: Υπάρχουσα τοπολογία μ $\epsilon$  την προσθήκη keep alive current [11]

• Pre emphasis-Linear Equalizer: Στο σχήμα 5.6 απεικονίζεται η προσθήκη ενός κυκλώματος Pre-emphasis. Η δυνατότητα αυτή πραγματοποιείται με την προσθήκη ενός Linear equalizer και επιτυγχάνει την εισαγωγή ενός high frequency boost. Όταν πραγματοποιούνται εναλλαγές δεδομένων, ο πυκνωτής Cboost, συμπεριφέρεται σαν βραχυκύκλωμα και όλο το ρεύμα του Linear equalizer βρίσκεται μετατοπισμένο στην μία πλευρά. Ο πυκνωτής Cboost είναι επιτακτική ανάγκη να είναι αρκετά μεγάλος έτσι ώστε το ρεύμα να είναι πλήρως μετατοπίσμενό κατά την διάρκεια της αλλαγής. Όταν τα δεδομένα εισόδου δεν αλλάζουν ο πυκνωτής Cboost θα συμπεριφέρεται σαν βραχυκύκλωμα και η έξοδος του Linear equalizer θα εξαρτάται πλήρως από την σταθερή κατάσταση εισόδου Linear equalizer,  $R_{eq}, R_{BOOST}$  και την διαγωγιμότητα του διαφορικού ζεύγους διπολικών  $g_{m,diff}$ . Θεωρώντας μία υψηλή διαγωγιμότητα  $g_{m,diff}$  για το διαφορικό ζεύγος, η πτώση τάσης του Linear equalizer μπορεί να ποσοτικοποιηθεί από την Εξίσωση 5.6.



Σχήμα 5.6: Υπάρχουσα τοπολογία μ $\epsilon$  την προσθήκη Pre-emphasis, Linear equalizer

$$V_{eq} = 2 * M * I_{REF} * R_{eq} - V_i \frac{R_{eq}}{R_{boost}}$$

$$(5.6)$$

#### 5.1.3 Επιλογή Γεωμετρίας Τρανζίστορ

Στο χομμάτι της Επισχόπησης Τεχνολογίας έγινε μια αναφορά στα περιεχόμενα της τεχνολογίας και τις ιδιοτητές τους. Λόγω ιδιαιτεροτήτων της εφαρμογής, επιλέχθηκε η κατηγορία High Speed npn. Όμως αχόμη και τρανζίστορ της ίδιας ομάδας, μπορούν να έχουν αρκετές διαφορές μεταξύ τους. Οι σύγχρονες μέθοδοι κατασκευής, δίνουν μεγάλη ελευθερια επιλογής και παραμετροποίησης των τρανζίστορ. Οι διαφορές αυτές έγκειται στην ύπαρξη πολλαπλών συλλεκτών,εκπομπών και βάσεων. Συγκεγκριμένα η τεχνολογία διαθέτει τις εξής αρχιτεκτονικές: BEC, BEBC, CBEC, CEBEC, CEBEC, CBEBEBC, BEBCBEB όπου το B σηματοδοτεί την βάση, Ε τον εκπομπό και C τον συλλέκτη. Οι διαφορετικές αυτές τοπολογίες παρουσίαζουν τα δικά τους οφέλη και ιδιαιτερότητες η καθεμία.

Οι παρασιτικές αντιστάσεις των τρανζίστορ μπορεί να θεωρούνται αμελητέες σε κανονικές συνθήκες λειτουργίας. Εν αντιθέση, στις υψηλές συχνότητες αποκτούν ιδιάζουσα σημασία και επηρεάζουν κρίσιμα την λειτουργία του συστήματος. Τα παρασιτικά αυτά σε συνδυασμό με τις παρασιτικές χωρητικότητες, προκαλούν καθυστέρησεις χρόνου RC και σαν αποτέλεσμα μειώνουν την μέγιστη ταχύτητα και συχνότητα λειτουργίας.

Οι μεταλλικές επαφές βάσης, εκπομπού, συλλέκτη μπορούν να διαταχθούν με διάφορους τρόπους. Στα διπολικά τρανζίστορ οι επαφές συνήθως είναι διευθετημένες με την μορφή παράλληλων ραβδών λόγω των μεγάλων ρευμάτων που το διαπερνούν. Το τρανζίστορ διπλής βάσης BEBC παρουσιάζει μειωμένη αντίσταση βάσης σε σύγκριση με το τρανζίστορ μονής βάσης. Αποφεύγονται οι τοπολογίες με μονό αριθμό βάσεων σε υψηλές συχνότητες διότι ο μεγαλύτερος αριθμός τρανζίστορ βοηθά στη μείωση αντιστάσεων.

Το όφελος του τρανζίστορ διπλής βάσης BEBC σε συνδυασμό με την απλότητα κατασκευής του, οδήγησε στην επιλογή του ως συστατικού μέρους του υπο κατασκεύη κυκλώματος.

#### 5.1.4 Υπολογισμός Εμβαδού Τρανζίστορ

Ένα ολοκληρωμένο σχηματικό εκτός από την τοπολογία εξαρτάται και από τις διαστάσεις των τρανζίστορ που το αποτελούν. Οι φυσικές διαστάσεις των τρανζίστορ έχουν αιτιατή σχέση με τα ηλεκτρικά χαρακτηριστικά τους.

Τα διπολικά τρανζίστορ και το περιβάλλον Cadence έχουν τα εξής χαρακτηριστικά που μπορούν να μεταβληθούν:

- Το πλάτος της μάσκας εκπομπού  $W_E$  από 0.19 μm έως 0.25 μm
- Το μήκος της μάσκας εκπομπού  $L_E$  από 0.7 μm έως 10 μm

Ο σχεδιαστής έχει την δυνατοτήτα να μεταβάλλει καταλλήλως και τις δύο παραμέτρους. Καθώς όμως, η πιο αποδοτική τιμή πλάτους εκπομπού είναι και η μικρότερη δυνατή τότε επιλέγεται πλάτος 190 nm. Αυτό σημαίνει ότι η παραμέτρος που θα μεταβάλλεται είναι το μήκος του εκπομπού. Το μήκος του εκπομπου καθορίζει τα ηλεκτρικά χαρακτηριστικά του κυκλώματος. Άρα θα εξαρτηθεί από τα ηλεκτρικά χαρακτηριστικά (τάση, ένταση ρεύματος) που είναι απαραίτητα σε κάθε σημείο του κυκλώματος.

#### 5.1.5 Τάση Τροφοδοσίας -VDD

Το συγκεκριμένο πρότυπο προτείνει τάση λειτουργίας  $V_{DD} = 2.5V$  και εφόσον η τιμή αυτή βρίσκεται στα πλαίσια εγγυημένης μέγιστης τάσης του εγχειρίδιου λειτουργίας τότε επιλέγεται τυπική τάση τροφοδοσίας:

$$V_{DD} = 2.5V$$

#### 5.1.6 Κυκλώματα Πόλωσης

Συνεχίζοντας την διαδικασία σχεδιασμού του κυκλώματος το κομμάτι αυτό θα εστιάσει στην επιλογή και υλοποίηση του κατάλληλου κυκλώματος πόλωσης dc. Το κύκλωμα αυτό είναι πολύ μεγάλης σημασίας διότι πρέπει να διατηρεί το σημείο ηρεμίας του σταθερό όπως και τα ηλεκτρικά του χαρακτηριστικά σε οιαδήποτε περίπτωση παρά τις μεταβολές των παραμέτρων των τρανζίστορ και θερμοκρασίας.

Όπως προαναφέρθηκε, η τοπολογία λειτουργεί με ονομαστική τιμή τάσης dc 2.5 V και ονομαστική τιμή έντασης 3 mA. Η τιμή αυτή παράγεται μέσω ενός απλού διαιρέτη τάσης που αποτελείται από μία αντίσταση 500  $\Omega$  και ενός τρανζίστορ διοδικά συνδεδεμένου όπως απεικονίζεται και στο σχήμα 5.7. Η αντίσταση αυτή προκαλεί μια επιθυμητή πτώσης που τροφοδοτεί τα επιθυμητα μέρη του κυκλώματος με τιμή τάσης 700 mV.

#### 5.1.7 Σχηματικό - Schematic

Η λειτουργία του οδηγού επιτυγχάνεται με ταχείς εναλλαγές των τρανζίστορ που αποτελούν το χυχλώμα. Οι εναλλαγές αυτές προχαλούνται από τα δεδομένα εισόδου που προσομοιώνουν λογιχά 0 χαι 1. Δηλαδή είτε άγουν τα τρανζίστορ είτε όχι. Οι διαστάσεις των τρανζίστορ επιλέχθησαν χατάλληλα με σχοπό να είναι όσο το δυνατόν πιο μιχρά σε μέγεθος, συνεπώς να έχουν ελάχιστες παρασιτιχές αντιστάσεις χαι χωρητικότητες, αλλά χαι αρχούντως μεγάλες ώστε να άγουν επιτυχώς τα ρεύματα χαι σήματα που απαιτούνται για την υλοποιήση ενός σήματος LVDS.

Κάθως η λειτουργία του κυκλώματος είναι διακοπτική και τα μετρήσιμα μεγέθη δεν είναι τόσο εύκολα αντιληπτά σε κατάσταση μη-λειτουγίας η επιλογή του μεγέθους τόσο των τρανζίστορ όσο και των υπόλοιπων παθητικών στοιχείων έγινε κατά βάση μέσω πειραματισμού και παρατήρησης κατά την διάρκεια προσομοιώσεων. Σκοπός ήταν η λειτουργία της τοπολογίας στα κατάλληλα ηλεκτρικά μεγέθη με τις μικρότερες δυνατές διαστάσεις.

Το συγκεκριμένο κύκλωμα δεν χρειάστηκε περαιτέρω προσθήκες κυκλωμάτων προσαρμογής εξόδου και εμπέδησης εξόδου. Οι προσομοιώσεις που θα παρατεθούν στα επόμενα κεφάλαια δείχνουν πως οι επιθυμητές τιμές προσαρμογής επιτυγχάνονται από το κύκλωμα καθεαύτο, συνεπώς οποιαδήποτε άλλη προσθήκη κρίνεται αχρείαστη.



Σχήμα 5.7: Τυπικός Καθρέπτης ρεύματος Current Mirror

Τέλος, παρουσιάζεται το τελικό σχηματικό όπως σχεδιάστηκε στην εικόνα 5.8. Με βάση αυτό το σχηματικό σχεδιάστηκε το φυσικό κύκλωμα (Layout) που αναφέρεται εκτενώς στο επόμενο κεφάλαιο.



Σχήμα 5.8: Τελικό Σχηματικό Οδηγού LVDS Driver

### 5.2 Δέχτης-Receiver

Στο προηγούμενο υποκεφάλαιο αναλύθηκε η τοπολογία και η λειτουργία ενός οδηγού LVDS. Για να ολοκληρωθεί η διεπαφή όμως πρέπει να σχεδιαστεί και να υλοποιηθεί ένας αντίστοιχος δέκτης LVDS. Όπως και στην περίπτωση του πομπού έτσι και στον δέκτη δεν υπήρχε κάποια συνδεσμολογία που να επιτυγχάνει τις απαιτούμενες επιδόσεις στην βιβλιογραφία.

Επίσης, σε σχέση με τους παρεχόμενους από την βιβλιογραφία δέκτες, ύπηρχε μια διαφορά σε σχέση με τα χαρακτηριστικά που τέθηκαν ως στόχοι στην παρούσα υλοποίηση. Οι περισσότεροι διαδεδομένοι LVDS δέκτες κάνουν χρήση ενός προ-ενισχυτή με σκοπό την απαραίτητη ενίσχυση του μεταδιδόμενου σήματος. Μετά την ενίσχυση, το σήμα περνά από ένα συγκριτή με σκοπό την εξακρίβωση της λογικής του στάθμης. Οι συγκεκριμένοι ενισχυτές έχουν περιορισμένο εύρος λειτουργίας και το κέρδος τους μειώνεται με την αύξηση της συχνότητας. Αυτό φυσικά δε αποτελεί πρόβλημα εάν ο δέκτης λειτουργεί σε μία σταθερή συχνότητα. Όμως στην παρούσα εργασία είχε τεθεί σαν στόχος της διεπαφής να λειτουργεί σε όλο το εύρος συχνοτήτων έως τα 14 GHz. Αναπόφευκτα, η διατήρηση σταθερού κέρδους ενός ενισχυτή σε ένα τόσο μεγάλο εύρος συχνοτήτων καθίσταται μία δύσκολη έως αδύνατη διαδικασία. Αυτό θα είχε το αποτέλεσμα, στην είσοδο του συγκριτή να εισάγονται σήματα τα οποία θα έχουν ενισχυθεί με διαφορετικό κέρδος κάθε φορά που θα εξαρτώνται από την συχνότητα τους.

Με αυτά τα δεδομένα κατά νου, προτιμήθηκε μια άλλη διαδικασία. Το κύκλωμα που υλοποιήθηκε αποτελούνταν κατεξοχήν από αντιστροφείς και ουσιαστικά κάνοντας χρήση της μη-γραμμικής συμπεριφοράς των ενισχυτών, ενισχύουν το σήμα μέχρι να εγκαταλείψει την γραμμική περιοχή λειτουργίας και να μετασχηματιστεί σε έναν τετρα-γωνικό παλμό με πάνω όριο τα 1.3 V της τροφοδοσίας του αντιστροφέα. Η έξοδος του δέκτη συνδέεται άμεσα με το ψηφιακό κύκλωμα, οπότε η έξοδος του πρέπει να είναι ψηφιακή (τετραγωνικός παλμός). Έτσι επιτυγχάνεται το αναλογικό σήμα LVDS εύρους 250-400 mV να μετασχηματιστεί σε ψηφιακό παλμό εύρους 0-1.3 V και άρα να μπορέσει να εισηχθεί στο επόμενο ψηφιακό στάδιο.

#### 5.2.1 Αντιστροφέας - Inverter

Ο Αντιστροφέας-Inverter όπως φαίνεται στην εικόνα 5.9 είναι ένα από τα πιο διαδεδομένα κυκλώματα της σύγχρονης εποχής της πληροφορίας καθώς αποτελεί συστατικό στοιχείο όλων των ψηφιακών πυλών και κατ΄ επέκταση όλων των ψηφιακών τοπολογιών. Εκτός από τις ήδη γνωστές του ιδιότητες σαν κύκλωμα απόφασης, ο αντιστροφέας διαθέτει και ενισχυτικές ιδιότητες. Η ικανότητα του αντιστροφέα να δρα σαν κύκλωμα απόφασης εξαρτάται από το πόσο απότομη είναι η συνάρτηση μεταφοράς 5.10. Σε μεγάλο βαθμό αυτό εξαρτάται από την τεχνολογία οπότε δεν μπορεί να βελτιωθει περαιτέρω.

#### 5.2.2 Τάση Τροφοδοσίας -VDD

Στην κατασκευή του πομπού χρησιμοποιήθηκαν και BJT και MOSFET λόγω πλε-



Σχήμα 5.9: Βασική Τοπολογία Αντιστροφέα

ονεκτημάτων που παρουσιάζουν τα διπολικά τρανζίστορ στις υψηλές συχνότητες. Καθώς όμως αυτή η τοπολογία αυτή θα υλοποιηθεί με την χρήση αντιστροφέων τότε το κύκλωμα αυτό θα κάνει χρήση κατεξοχήν τρανζίστορ MOSFET. Σύμφωνα με το εγχειρίδιο χρήσης της τεχνολογίας που αναφέρεται και στην επισκόπηση τεχνολογίας, τα τρανζίστορ MOSFET με το λεπτότερο υπόστρωμα έχουν όριο λειτουργίας τα 1.3 V. Επίσης, το ψηφιακό σήμα που θα υλοποιηθεί θα έχει εύρος λογικής στάθμης από τα 0 έως 1.3 V. Τέλος, η εφαρμογή AC-coupling στο σήμα εισόδου σιγουρεύει πως το σήμα που εισέρχεται στο κύκλωμα δεν θα ξεπερνά σε τάση τα 1.3 V. Με αυτές τις παραδοχές, η τιμή της τάσης τροφοδοσίας επιλέγεται στα:

 $V_{DD} = 1.3V$ 

#### 5.2.3 AC-Coupling

Το AC-Coupling είναι μια τεχνική η οποία χρησιμοποείται για το έλεγχο και τον αποκλεισμό πιθανών DC συνιστωσών μεταξύ διάφορων κομματιών ενός αναλογικού κυκλώματος. Η ύπαρξη πυκνωτών επιτρέπει το πέρασμα μόνο των επιθυμητών AC σημάτων. Έκτός από αυτό, η τεχνική εφαρμόζεται και για να αλλάξει η στάθμη ενός σήματος και τον έλεγχο της μέγιστης τάσης του.

#### 5.2.4 Κυκλώματα Πόλωσης

Καθώς η τοπολογία υλοποιείται κατεξοχήν από αντιστροφείς δεν υπάρχει η ανάγκη για κύκλωμα πόλωσης διότι παρέχεται τροφοδοσία DC στο Drain κάθε P-MOS.



**Σχήμα 5.10:** Τυπική συνάρτηση μεταφοράς αντιστροφέα όπου με κίτρινο απεικονίζεται η είσοδος και με κόκκινο η έξοδος.

#### 5.2.5 Υπολογισμός Εμβαδού Τρανζίστορ

Οι διαστάσεις των τρανζίστορ που αποτελούν τους αντιστροφείς υπολογίστηκαν με βάση τους κανόνες που διέπουν σχεδίαση ψηφιακών συστημάτων. Συγκεκριμένα:

- Κάθε P-MOS πρέπει να διαθέτει διπλάσιο πλάτος πύλης Gate Width (W) από το συμπληρωματικό του N-MOS.
- Κάθε αντιστροφέας πρέπει να διαθέτει τις διπλάσιες διαστάσεις από τον αντιστροφέα που βρίσκεται πριν από αυτόν σε μια αλυσίδα, έτσι ώστε να μπορεί να οδηγεί επαρκώς τον λογικό φόρτο των υπόλοιπων αντιστροφέων.

#### 5.2.6 Σχηματικό -Schematic

Στα προηγούμενα υποκεφάλαια γίνεται αναφορα στα βασικά χαρακτηριστικά αυτής της τοπολογίας. Στο παρόν κομμάτι θα γίνει μία πιο αναλυτική περιγραφή της τοπολογίας.

Η έξοδος του πομπού (δύο χανάλια) είναι ένα διαφορικό σήμα προδιαγραφών LVDS με εύρος 250-400 mV. Το σήμα αυτό μεταφέρει την πληροφορία διαμέσου των χαναλιών που ενώνουν τον πομπό με τον δέχτη. Το σήμα αυτό λαμβάνεται από την αντίσταση τερματισμού (100 Ω) που βρίσχεται στον δέχτη χαι με την εφαρμογή AC-Coupling μετατοπίζεται σε τάσεις που μπορεί να το επεξεργαστεί ο δέχτης. Έπειτα, χαθώς περνάει από τα διάφορα στάδια ενισχυτών το σήμα μετασχηματίζεται σε χανονιχό ψηφιαχό σήμα.

Οι κάθε ένας από τους δύο κλάδους αντιστροφέων δεσμεύεται για το καθένα από τα δύο διαφορικά σήματα. Καθώς η λογική της διεπαφής είναι να χρησιμοποιεί το διαφορικό σήμα για την μεταφορά της πληροφορίας, είναι αδήριτη ανάγκη το σήμα αυτό να είναι αντίθετο και να αλλάζει με τον ίδιο τρόπο. Δηλαδή δεν αρκεί να ενισχύεται το κάθε σήμα ξεχωριστά, πρέπει να ανταποκρίνονται και τα δύο με τον ίδιο τρόπο στις άλλαγες που πιθανών να εφαρμόζονται στο κύκλωμα (αλλαγές θερμοκρασίες, process mismatch και άλλα). Την ανάγκη αυτή επιλύει ο κλάδος ανατροφοδότησης (feedback) που αποτελείται από δύο αντιστροφείς, μία αντίσταση και ένα πυκνωτή. Οι επιλογές των τιμών του RC-δικτυώματος έγιναν με σκοπό να μην επηρεάζει την ευστάθεια του κυκλώματος.

Το σχήμα 5.11 απεικονίζει το τελικό σχηματικό του προτεινόμενου δέκτη.



Σχήμα 5.11: Σχηματικό Δέκτη

## Κεφάλαιο 6

# Φυσικός Σχεδιασμός (Layout)

Στο τελευταίο μέρος της παρούσας εργασίας υλοποιήθηκε η ολοκληρωτική φυσική σχεδίαση της LVDS διεπαφής σε επίπεδο Layout με σκοπό την παραγωγή του τελικού Chip μέσω της διαδικασίας tape-out στο εργοστάσιο της Infineon Technologies AG.

Αρχικά, η σχεδίαση του παρόντος κυκλώματος ξεκίνησε με την χρήση των στοιχείων από την βιβλιοθήκη analogLib. Τα συγκεκριμένα στοιχεία θεωρούνται ιδανικά χωρίς να διαθέτουν την τυχαιότητα και τις απώλειες που συνοδεύει οτιδήποτε ρεαλιστικό στην φύση. Καθώς όμως το επιτεύξιμο διαφέρει από το ιδανικό, το επόμενο στάδιο σχεδίασης περιλαμβάνει τα στοιχεία από την βιβλιοθήκη B12HFC.

Οι ιδανικές αντιστάσεις αντικαθίστανται με τις αντιστάσεις της βιβλιοθήκης (restan, rpoly1p) και οι ιδανικοί πυκνωτές με τους ΜΙΜcap. Τα στοιχεία αυτά θεωρούνται ρεαλιστικά και διαθέτουν τις ατέλειες που θα φέρει ένα πραγματικό στοιχείο μόλις τυπωθεί. Άρα οι προσομοιώσεις με αυτά τα στοιχεία θα συμφωνούν σε μεγάλο βαθμό με την λειτουργία ενός τυπωμένου κυκλώματος.

Με βάση αυτά τα στοιχεία θα γίνει η σχεδίαση σε φυσικό περιβάλλον. Στο κεφάλαιο αυτό θα παρουσιαστούν οι κανόνες και οι διαδικασίες που έπρεπε να ακολουθηθούν με σκοπό την επιτυχή ολοκλήρωσή της κατασκευής.

### 6.1 Guard Ring

Τα Guard Ring αποτελούν ένα από τα κρισιμότερα συστατικά στοιχεία σε ένα κύκλωμα χαμηλής τάσης. Η παρουσία τους στο κύκλωμα επιτυγχάνει τις ελάχιστες απώλειες είτε τάσης είτε ρεύματος. Για τον σκοπό αυτό περικλείει τα πιο ευαίσθητα συστατικά στοιχεία ενός κυκλώματος όπως είναι τα τρανζίστορ και τα προστατεύει από τις εξωτερικές παρεμβολές. Πρέπει να είναι συνδεδεμένο με μία σταθερή τάση και κατά κύριο λόγο βρίσκεται σε επαφή με την γείωση του κυκλώματος. Παρότι πρέπει να περικυκλώνει τα κρίσιμα στοιχεία, αποφεύγεται να αποτελεί κλειστό κύκλωμα καθότι ελοχεύει ο κίνδυνος ανάπτυξης δυναμό-ρευμάτων. Το δαχτυλίδι υλοποιήθηκε με διάχυση τύπου p (psub). Στην εικόνα 6.1 αναπαρίσταται μία τυπική συνδεσμολογία.



Σχήμα 6.1: Guard Ring

## 6.2 Bypass Πυχνωτές

Ο θόρυβος είναι μια τυχαία κατάσταση που βρίσκεται παντού στην φυσή. Στο τομέα των ηεκτρονικών κυκλωμάτων, η πηγή του θορύβου μπορεί να προσδιοριστεί στις πηγές τροφοδοσίας τάσης και έντασης. Καθώς δεν μπορεί να προβλεφθεί πλήρως, όντας μια τυχαία διαδικασία, δημιουργεί παρεμβολές που μπορούν να επηρεάσουν την ομαλή λειτουργία του κυλώματος. Για την καλύτερη δυνατή απόδοση των κυκλωμάτων έχουν τεθεί κάποια όρια αποδεκτού θορύβου. Μία από τις μεθόδους που εφαρμόζεται είναι η ενσωμάτωση Βypass Πυκνωτών στα ολοκληρωμένα.

Ένας Bypass πυχνωτής τοποθετείται συνήθως μεταξύ τροφοδοσίας  $V_{DD}$  και εφαρμοζόμενης γείωσης. Η λειτουργία του όπως μαρτυρείται και από το όνομα, του έγκειται στην παράχαμψη των στοιχείων υψηλής συχνότητας του τροφοδοτικού. Οι πυχνωτές σε πολύ υψηλές συχνότητες λειτουργούν σαν βραχυχυχλώματα οπότε οποιαδήποτε παρεμβολή τάσης ή έντασης της τροφοδοσίας αντί να περάσει μέσω του χυχλώματος στην γείωση βρίσκει έναν πολύ πιο εύχολο δρόμο χωρίς να επηρεάσει την λειτουργία του χυχλώματος. Στην ειχόνα 6.2 απειχονίζεται ο πυχνωτής που υλοποιήθηχε για Bypass πυχνωτής. Η τιμή του επιλέχθηχε με βάση την επιφάνεια που θα καταλαμβάνει στο ολοχληρωμένο και έγινε προσπάθεια να είναι η μιχρότερη δυνατή.

 $C_{BYPASS} = 22.97 fF$ 



Σχήμα 6.2: Bypass Πυκνωτής

### 6.3 Contact Pads

Τα Pads είναι στοιχεία της βιβλιοθήκης που επιτρέπουν την διασύνδεση ενός ολοκληρωμένου κυκλώματος με το εξωτερικό του περιβάλλον. Η σύνδεση με το περιβάλλον είναι απαραίτητη διότι έτσι επιτυγχάνεται η παροχή τροφοδοσίας και γείωσης όσο και η εισαγωγή και εξαγωγή των επιθυμητών σημάτων.

Τα παρεχόμενα από την βιβλιοθήκη Pads ονομάζονται Pads αλουμίνιου. Οι επαφές αυτές αποτελούνται από μία στοίβα βραχυκυκλωμένων μετάλλων, με το υψηλότερο από αυτά να είναι το αλουμίνιο και το κατώτερο να διαφέρει ανάλογα με την σύνδεση που έχει επιλεγεί. Στην προκειμένη περίπτωση, το κατώτερο στρώμα αποτελείται από χαλκό που χωρίζεται σε επτά στρώσεις μετάλλων με το πιο χαμηλό στρώμα να χαρακτηρίζεται σαν "Μέταλλο 1". Το μέγεθος των συγκεκριμένων επαφών είναι 50um \* 50um. Στην εικόνα 6.3 απεικονίζεται ένα Contact Pad.



Σχήμα 6.3: Contact Pads

## 6.4 Διαδικασία Σχεδίασης

Για να υλοποιηθεί η σχεδίαση σε φυσικό περιβάλλον χρησιμοποιείται σαν πρότυπο το σχηματικό που έχει σχεδιαστεί στο προηγούμενο στάδιο. Στο Layout περιβάλλον δημιουργούνται τα τρανζίστορ και με την βοήθεια του σχηματικού γίνονται οι κατάλληλες συνδέσεις μεταξύ των στοιχείων. Οι συνδέσεις αυτές απαιτούν από τον σχεδιαστή προσήλωση στους κανόνες σχεδίασης και τις αποστάσεις που πρέπει να τηρούνται μεταξύ διαφορετικών στοιχείων. Επίσης, τα τρανζίστορ και τα παθητικά στοιχεία έχουν διαφορετικά μέταλλα. Για να επιτευχθεί η σύνδεση αυτών επιστρατεύεται η χρήση Via, τα οποία είναι βραχυκυκλωμένα μέταλλα. Η ύπαρξη διαφορετικών μετάλλων εξυπηρετεί την ανάγκη για διαφορετικές ιδιότητες ανάλογα με το μέταλλο που προτιμάται. Ακόμη, επιτρέπει την συμπύκνωση της επιφάνειας του κυκλώματος καθώς θα μπορούν να υπάρχουν πολλοί αγώγιμοι δρόμοι σε κάθε σημείο μεταξύ του ολοκληρωμένου και δεν θα υπάρχει ο φόβος της βραχυκύκλωσης.

Για να μπορέσει η σχεδίαση να θεωρηθεί επιτυχής και το κύκλωμα να μετατραπεί σε extracted μοντέλο πρέπει πρώτα να εξακριβωθεί κατά πόσο τηρήθηκαν οι προβλεπόμενοι κανόνες σχεδίασης σε φυσικό επίπεδο. Αυτοί οι έλεγχοι συνοψίζονται στις εξής δύο προσομοιώσεις:

- DRC: Design Rule Check. Ο έλεγχος αυτός είναι προσαρμοσμένος σε κάθε τεχνολογία με σκοπό να εντοπίζει τυχόν σφάλματα που προκύπτουν από μητήρηση των κανόνων για τις διαστάσεις και τις αποστάσεις των μετάλλων και των Via. Η τήρηση αυτών είναι πρωταρχικής σημασίας για την ορθότητα του παραγόμενου κυκλώματος.
- LVS: Layout Versus Schematic. Η τήρηση των κανόνων που έχουν θεσπιστεί για κάθε τεχνολογία δεν εξασφαλίζει τον ορθό σχεδιασμό του. Παραδείγματος χάριν, μπορεί να τηρούνται οι κανόνες αλλά η φυσική σχεδίαση να μην ανταποκρίνεται στο επιθυμητό σχηματικό. Με το λογισμικό LVS ελέγχεται η αντιστοιχία ένα προς ένα του σχηματικού ως προς την φυσική σχεδίαση.

Με την επιτυχή ολοκλήρωση και των δύο προσομοιώσεων σηματοδοτείται η ορθή σύνδεση του κυλώματος καθώς και η τήρηση των κανόνων. Έπειτα, ακολουθεί η εξαγωγή της φυσικής σχεδίασης του ενεργού κυκλώματος.

## 6.5 Τεχνικές Σχεδίασης

Όπως προαναφέρθηκε η σχεδίαση του Layout έγκειται στην σύνδεση των στοιχείων του κύκλωματος με αγώγιμους δρόμους. Πέρα από την ιδιαιτερότητες κάθε κυκλώματος υπάρχουν κάποιες δοκιμασμένες μέθοδοι που ακολουθούνται για την επίτευξη της μέγιστης δυνατής απόδοσης και ταύτισης με το ιδανικό σχηματικό. Παρακάτω θα αναλυθούν κάποιες από τις διαδικασίες που ακολουθήθηκαν.

#### 6.5.1 Mismatch

Μέχρι τώρα, η μόνη ατέλεια που έχει αναφερθεί είναι η ύπαρξη μη ιδανικών στοιχείων που εισάγει παραμορφώσεις στην λειτουργία του κυκλώματος. Πραδείγματος χάριν, η εφαρμογή ενός καθρέφτη ρεύματος υποθέτει πως τα κυκλώματα είναι απόλυτα συμμετρικά και άρα το ρεύμα που τα διαρρέει είναι ταυτόσημα. Στην πράξη ωστόσο, ακόμη και στις πιο συμμετρικές συσκευές παρουσιάζονται αστοχίες σε κάθε στάδιο της κατασκευαστικής διαδικασίας [12]. Οι αστοχίες αυτές μπορεί να πάρουν την μορφή διαφορετικών επιπέδων ντοπαρίσματος στους ημιαγωγούς ή διαφορετικά μεγέθη των καναλιών σε διάφορα τρανζίστορ. Τα λάθη αυτά με την σειρά τους θα οδηγήσουν σε διαφορετικά ηλεκτρικά χαρακτηριστικά και άρα διαφορετική συμπεριφορά από την αναμενόμενη. Παρακάτω παρατίθενται τα είδη του Mismatch:

- Systematic Mismatch: Εισάγονται στο χύχλωμα από λανθασμένους χειρισμούς του σχεδιαστή.
- Random Mismatch: Προκαλούνται από διακυμάνσεις στην διαδικασία κατασκευής και στην λιθογραφία.
- Gradient Mismatch: Είναι αποτέλεσμα διαχυμάνσεων πρώτης και δευτέρας τάξης κατά μήχος της πλαχέτας.

Προφανώς οι αστοχίες αυτές καθώς χαρακτηρίζονται από τυχαιότητα δεν μπορούν να προβλεθούν πλήρως. Παρόλαυτα ακολουθούνται κάποιες μέθοδοι για να μειωθεί όσο είναι δυνατόν η επιρροή τους. Οι διαδικασίες αυτές παρουσιάζονται παρακάτω:

- Συμμετρικότητα: Η ασυμμετρία μπορεί να έχει πολύ χειρότερη επίδραση από οποιαδήποτε τυχαία αστοχία. Κατά την διάρκεια της λιθογραφίας και της κατασκευής πρέπει να διασφαλιστεί ότι τα στάδια αυτών των διαδικασιών θα εφαρμοστούν με τον ίδιο τρόπο σε όλα τα στοιχεία της πλακέτας. Επίσης, τα στοιχεία τα οποία βρίσκονται στο περιθώριο της κατασκευής πιαθανών να δεχτούν λιγότερη πίεση και να μην έχουν την ίδια μορφή με το αντίστοιχο στοιχείο στο κέντρο. Το πρόβλημα αυτό λύνονται με την εισαγωγή dummy στοιχείων τα οποία τοποθετούνται στο πλάι των επιθυμητών στοιχείων και έχουν σαν σκοπό να απορροφήσουν οποιαδήποτε δυσμενή επίδραση κατασκευαστικών ατελειών. Επιτυγχάνεται έτσι να παραμένουν ανέπαφα τα στοιχεία ενδιαφέροντος.
- Πολλαπλά στοιχεία (Multiplicity): Κατα την διάρχεια της χατασχευής είναι πιθανών χάποια στοιχεία να τυπωθούν με ένα ποσοστό σφάλματος. Επιλέγεται για αυτόν τον λόγο στοιχεία μεγάλης τιμής να μην τυπωθούν σαν ενα ολόχληρο στοιχείο αλλά σαν άθροισμα μιχρότερων. Με αυτήν την διαδιχασία ελαχιστοποιείται το σφάλμα χαθώς η αστοχία είναι αμελητέα σε ένα στοιχείο με μιχρή τιμή σε σχέση με την αστοχία ενός μεγαλύτερου στοιχείου. Παραδείγματος χάριν, ένα ποσοστό αστοχίας 10 % σε μία αντίσταση 1000 ΚΩ είναι ±100 ΚΩ. Εάν αυτή η αντίσταση αναπαρασταθεί ως 10 αντιστάσεις θα παρουσίαζει αστοχία ±10 ΚΩ η χαθεμία με αποτέλεσμα να αλληλοεξουδετερώνονται. Στις ειχόνες 6.4 χαι



Σχήμα 6.4: Αντίσταση αποτελούμενη από μικρότερες αντιστάσεις.



Σχήμα 6.5: Πυκνωτής αποτελούμενος από μικρότερα μπλοκ πυκνωτών.

6.5 απεικονίζονται κάποια χαρακτηριστικά στοιχεία που χρησιμοποιήθηκαν στην σχεδίαση με την τεχνική της πολλαπλότητας.

#### 6.5.2 Επιμέρους Κυκλώματα

#### Καθρέφτης Ρεύματος Οδηγού

Ο καθρέφτης ρεύματος είναι ένα υποκύκλωμα κρίσιμης σημασίας για την λειτουργία του οδηγού καθώς παρέχει την απαιτούμενη τροφοδοσία για την επιτυχή λειτουργία του. Για αυτόν τον λόγο μεριμνήθηκε η όσο το δυνατόν αρτιότερη σχεδίασή του. Στην εικόνα 6.6 μπορεί να φανεί η συμμετρία του. Συγκεκριμένα αποδομήθηκε σε μικρότερα τρανζίστορ τα οποία και τοποθετήθηκαν περιπλεγμένα μεταξύ τους για να επιτευχθεί η όσο το δυνατόν με τον ίδιο τρόπο τις αστοχίες από την διαδικασία κατασκευής.



Σχήμα 6.6: Καθρέφτης ρεύματος οδηγού.

#### Στάδιο Εισόδου Οδηγού

Το στάδιο είσοδου είναι αχόμη ένα βασιχό υποχύχλωμα χάθε ενεργής συσχευής χαι υλοποιείται με διπολιχά τρανζίστορ. Η σωστή σχεδίαση του περιλαμβάνει την όσο το δυνατόν εγγύτερη τοποθέτηση τους με σχοπό να λαμβάνουν το ίδιο ποσοστό αστοχίας που πιθανών να εφαρμοστεί στο χομμάτι αυτό του ολοχληρωμένου. Στην ειχόνα 6.7 μπορεί να φανεί αχόμη η συμμετρία του, που είναι χρίσιμης σημασίας.

#### Αλυσίδα Αντιστροφέων - Inverters του Δέκτη

Όπως έγινε φανερό και από το κεφάλαιο που αναλύθηκε ο δέκτης, το βασικό συστατικό του κομμάτι αποτελείται από την αλυσίδα αντιστροφέων. Η αλυσίδα αυτή εκτός του ότι επιτελεί τις βασικές λειτουργίες του κυκλώματος διαθέτει και την δική της τροφοδοσία οπότε δεν χρειάζεται να υλοποιηθεί επιπλέον κύκλωμα πόλωσης. Στην εικόνα 6.8 μπορεί να φανεί η συμμετρία του. Συγκεκριμένα τοποθετήθηκαν όλοι οι αντιστροφείς σαν ένα ενιαίο κομμάτι για να καταπολεμηθεί η επίδραση του mismatch.



Σχήμα 6.7: Στάδιο εισόδου οδηγού σε φυσική σχεδίαση.

Αχόμη εφαρμόστηκε η μέθοδος των dummy transistor έτσι ώστε να προστατευθούν τα τρανζίστορ που τοποθετούνται στην άκρη της ενεργής συσκευής.



Σχήμα 6.8: Αλυσίδα Αντιστροφέων - Inverters.

## 6.6 Cheesing xat Filling

Οι διαδικασίες Cheesing και Filling έρχονται να ολοκληρώσουν την σχεδίαση του κυκλώματος και να διασφαλίσουν πως θα γίνει αποδεκτό προς κατασκευή στο εργοστάσιο. Με τις διαδικασίες αυτές μετατρέπεται σε ένα ολοκληρωμένο προϊόν έτοιμο προς υλοποίηση.

- Cheesing: Με την μέθοδο αυτή πραγματοποιείται διάτρηση των μετάλλων όταν ξεπερνούν τις προβλεπόμενες διαστάσεις. Η διαδικασία αυτή πραγματοποιείται αυτόματα στο εργοστάσιο αλλά με την επιλογή των κατάλληλων στρωμάτων, δίνεται η δυνατότητα στον χρήστη να την πραγματοποιήσει χειροκίνητα.
- Filling: Οι πλακέτες τυπωμένου κυκλώματος αποτελούνται από πολλά στρώματα διαφορετικών μετάλλων. Κάθε τυπωμένο κύκλωμα πρέπει να περιέχει ένα ελάχιστο ποσοστό μετάλλου για να μπορεί να υλοποιηθεί χωρίς προβλήματα. Αυτό το πρόβλημα έρχεται να λύσει η μέθοδος αυτή με την επιμετάλλωση όπου είναι απαραίτητο.

#### 6.6. CHEESING KAI FILLING

Στις εικόνες 6.9, 6.10 απεικονίζονται τα ολοκληρωμένα Layout του LVDS Driver και Receiver έπειτα από τις προαναφερθείσες διαδικασίες και με την προσθήκη των απαραίτητων επαφών. Τα κυκλώματα έχουν περάσει επιτυχώς τους ελέγχους DRC και LVS και είναι έτοιμα προς αποστολή στο εργοστάσιο για υλοποίηση.



Σχήμα 6.9: Driver Layout



Σχήμα 6.10: Receiver Layout

## Κεφάλαιο 7

# Αποτελέσματα Προσομοιώσεων

Έπειτα από την σχεδίαση και επιτυχή υλοποίηση της διαπαφής του Πομπού και Δέκτη σε φυσικό περιβάλλον το extracted αρχείο που παράχθηκε θα χρησιμοποιηθεί για να παρθούν οι τελικές μετρήσεις και αποτελέσματα. Τα αποτελέσματα αυτά είναι τα πιο ρεαλιστικά που είναι δυνατόν να εξαχθούν από πρόγραμμα προσομοίωσης. Φυσικά ακόμη και οι μετρήσεις αυτές είναι δυνατόν να διαφέρουν από τις μετρήσεις που θα πραγματοποιηθούν στην πραγματική συσκευή σε συνθήκες εργαστηριού. Στο κεφάλαιο αυτό θα αναλυθεί η διαδικασία και η τοπολογία που εφαρμόστηκαν για να πραγματοποιηθούν οι μετρήσεις αυτές. Στο τέλος του κεφαλαίου αναγράφονται συγκεντρωτικά τα αποτελέσματα.

## 7.1 Είδη Μετρήσεων

To LVDS Interface που αποτελείται από έναν πομπό και δέκτη όπως έχει αναφερθεί δεν χρησιμοποιείται αυτούσιο παρά μόνο σαν υπο μέρος μίας ευρύτερης πλακέτας. Για τον λόγο αυτό είναι δύσκολο να μετρηθούν χαρακτηριστικά του κυκλώματος όπως η ταχύτητα. Για να επιτευχθεί όμως η εξαγωγή συμπερασμάτος όσον αφορά την επίδοση του κυκλώματος θα πρέπει να εξεταστούν τα χαρακτηριστικά που καθιστούν έναν οδηγό και δέκτη LVDS επιτυχημένους.

- Ο οδηγός και ο δέκτης καθώς είναι αναλογικά κυκλώματα πρέπει να είναι πλήρως matched-ταιρισμένα με το περιβάλλον τους δηλαδή τις γραμμές μεταφορές τους. Το ταίριασμα αυτό μπορεί να διαπιστωθεί με την μελέτη των S Παραμέτρων και θα αναλυθεί σε επόμενο υπο κεφάλαιο.
- Αχόμη, ο οδηγός και ο δέκτης αποτελούν μέρος μίας ευρύτερης διεπαφής με προτυποποιημένα ηλεκτρικά χαρακτηριστικά. Κάποια από αυτά τα χαρακτηριστικά είναι οι εξωτερικές εμπεδήσεις τους. Η επίτευξη των επιθυμητών εμπεδήσεων είναι επομένως καίριας σημασίας. Η εξακρίβωση των εμπεδήσεων θα επιτευχθεί επίσης με την μελέτη των S Παραμέτρων.
- Τέλος, το σημαντικότερο χαρακτηριστικό αυτής της διεπαφής είναι η συχνότητα λειτουργίας. Για να γίνει δυνατή η εξαγωγή της συχνότητας θα μελετηθεί
ο χρόνος ανόδου και πτώσης των σημάτων  $T_{rise}$  και  $T_{fall}$ . Οι χρόνοι ανόδου και πτώσης των σημάτων είναι μια καλή μετρική διότι είναι χαρακτηριστική της ταχύτητας μεταβολής του σήματος. Ακόμη, μέσω των εργαλείων που παρέχονται από το CADENCE θα γίνει ανάλυση της συχνότητας των σημάτων. Η λογική πίσω από την μέτρηση αυτή έγκειται στο γεγονός πως έαν ένα εισαγόμενο σήμα κάποιας συγκεκριμένης συχνότητας μπορέσει να διαδοθεί μέσω του οδήγού, να ληφθεί από τον δέκτη και όταν εξαχθεί να διατηρεί την συχνότητα αυτή, τότε συνεπάγεται πως η συνδεσμολογία αυτή είναι ικανή να μεταφέρει σήμα μια δεδομένης ταχύτητας. Η καθυστέρηση που θα υποστεί το σήμα δεν επηρεάζει την ταχύτητα φυσικά καθώς είναι αναπόφευκτη. Οι μετρήσεις αυτές θα πραγματοποιηθούν μέσω ανάλυσης συναρτήσει του χρόνου- Transient Analysis.

Η περίοδος ενός σήματος αποτελείται από τον χρόνο που χρειάζεται για να φτάσει στο λογικό HIGH, ο χρόνος που αποτελεί το λογικό HIGH του, ο χρόνος που απαιτεί για να επανέλθει στο λογικό LOW και ο χρόνος που θα παραμείνει στο λογικό LOW όπως φαίνεται και από την Εξίσωση 7.1:

$$T_{period} = T_{rise} + T_{fall} + T_{high} + T_{low}$$

$$(7.1)$$

#### 7.2 Υπολογισμός S-Παραμέτρων

Στο παρόν χεφάλαιο θα παρατεθούν οι μετρήσεις S Παραμέτρων. Πρέπει να διευκρινιστεί πως ο LVDS Οδηγός και Δέκτης δεν είναι κατεξοχήν αναλογικά κυκλώματα. Η είσοδος του Οδηγού είναι ψηφιακή και συνδέεται με ψηφιακά κυκλώματα άρα δεν υπάρχει απαίτηση για ταίριασμα καθώς το ψηφιακό σήμα μπορεί να μεταδοθεί σε οποιαδήποτε συνθήκη. Αντιθέτως, η έξοδος του έχει μετασχηματιστεί σε αναλογική και μεταδίδεται μέσω γραμμών μεταφοράς. Αυτό σημαίνει πως το ταίριασμα είναι απαραίτητο σε αυτήν την περίπτωση. Το ταίριασμα εξόδου μπορεί να υπολογισθεί μέσω της παραμέτρου  $S_{22}$ . Στον αντίποδα ο δέκτης, λαμβάνει από τις γραμμές μεταφοράς ένα αναλογικό σήμα και το μετασχηματίζει σε ψηφιακό. Το ψηφιακό αυτό σήμα εν συνεχεία, τροφοδοτείται σε ένα ψηφιακό κύκλωμα. Άρα γίνεται φανερό πως στην περίπτωση του δέκτη είναι απαραίτητο να υπάρχει ταίριασμα στην πλευρά της εισόδου. Το ταίριασμα εισόδου μπορεί να υπολογισθεί μέσω της παραμέτρου  $S_{11}$ . Για να θεωρείται πως ένα κύκλωμα έχει καλό ταίριασμα πρέπει να έχει τιμή μικρότερη του -12dB για τις επιθυμητές παραμέτρους. Άρα οι τιμές που θα ληφθούν θα συγκριθούν με το κατώφλι αυτό.

Από την εικόνα 7.1 φαίνεται πως ο οδηγός έχει παρα πολύ καλό ταίριασμα για την συχνότητα ενδιαφέροντος 14 GHz. Επίσης παρατηρείται πως για οποιαδήποτε συχνότητα κάτω από την επιθυμητή, υπάρχει πάρα πολύ καλό ταίριασμα.

$$S_{22} = -12.3dB$$

Από την εικόνα 7.2 φαίνεται πως ο δέκτης παρουσιάζει παρα πολύ καλό ταίριασμα για την συχνότητα ενδιαφέροντος 14 GHz. Επίσης μπορεί να φανεί πως για οποιαδήποτε



**Σχήμα 7.1:** Διάγραμμα παραμέτρου S<sub>22</sub> του Οδηγού συναρτήσει της συχνότητας.

συχνότητα κάτω από την επιθυμητή, υπάρχει πολύ καλό ταίριασμα σύμφωνα με το διάγραμμα.



**Σχήμα 7.2:** Διάγραμμα παραμέτρου  $S_{11}$  του Δέκτη συναρτήσει της συχνότητας.

# 7.3 Υπολογισμός Εμπέδησης

Ένα από τα προτεινόμενα χαρακτηριστικά του οδηγού και δέκτη που παρουσιάζονται στους Πίνακας 3.1 και Πίνακας 3.2 είναι η εμπέδηση που εμφανίζεται στην έξοδο του οδηγού και στην είσοδο του δέκτη.

Σύμβολο	Παράμετρος	Ελάχιστο	Μέγιστο
$R_{out}$	Εμπέδηση εξόδου οδηγού	$40~\Omega$	140 $\Omega$
$R_{in}$	Εμπέδηση εισόδου δέκτη	90 $\Omega$	110 $\Omega$

Πίνακας 7.1: Προδιαγραφές Εμπέδησης

 Εμπέδηση Εξόδου Οδηγού: Μέσω της προσομοίωσης S-Παραμέτρων έγινε δυνατός ο υπολογισμός της εμπέδησης. Στις εικόνες 7.3 και 7.4 παρουσιάζονται το πραγματικό και φανταστικό μέρος της εμπέδησης εξόδου που εμφανίζεται στην έξοδο του Οδηγού.



Σχήμα 7.3: Διάγραμμα του πραγματικού μέρους της αντίστασης εξόδου του οδηγού συναρτήσει της συχνότητας.

$$R_{out} = 49 - 24 * i \ \Omega$$

Παρατηρούμε πως με βάση τις μετρήσεις που πραγματοποιήθηκαν στο αρχείο Φυσικού Σχεδιασμού ο LVDS Οδηγός εμφανίζει μια εμπέδηση εξόδου σύμφωνη με τις προδιαγραφές της τεχνολογίας στην επιθυμητή συχνότητα λειτουργίας που έχει οριστεί στα 14 GHz.

 Εμπέδηση Είσοδου Δέκτη: Με τον ίδιο τρόπο έγινε ο υπολογισμός της εμπέδησης για τον δέκτη. Στις εικόνες 7.5 και 7.6 παρουσιάζονται το πραγματικό και φανταστικό μέρος της εμπέδησης εξόδου που εμφανίζεται στην είσοδο του Δέκτη.

$$R_{in} = 95 - 3 * i \ \Omega$$



**Σχήμα 7.4:** Διάγραμμα του φανταστικού μέρους της αντίστασης εξόδου του οδηγού συναρτήσει της συχνότητας.



**Σχήμα 7.5:** Διάγραμμα του πραγματικού μέρους της αντίστασης εισόδου του δέκτη συναρτήσει της συχνότητας.



Σχήμα 7.6: Διάγραμμα του φανταστικού μέρους της αντίστασης εισόδου του δέκτη συναρτήσει της συχνότητας.

Με την ίδια διαδικασία εξακριβώνεται πως ο LVDS Δέκτης εμφανίζει επίσης μια εμπέδηση εξόδου σύμφωνη με τις προδιαγραφές της τεχνολογίας στην επιθυμητή συχνότητα λειτουργίας στα 14 GHz .

Η εμπέδηση είναι μία σημαντική παράμετρος στα τηλεπικοινωνιακά συστήματα και γενικά όπου εμπλέκονται γραμμές μεταφοράς. Αυτό συμβαίνει διότι όσο πιο κοντά είναι η εμπέδηση εισόδου/εξόδου με τις αντίστοιχες των γραμμών μεταφοράς τόσο καλύτερα επυτυγχάνεται το ταίριασμα και ελαχιστοποιούνται οι απώλειες. Σύμφωνα με τις μετρήσεις τόσο ο Οδηγός όσο και ο Δέκτης πληρούν τις απαιτούμενες προδιαγραφές.

## 7.4 Μεταβολή Σήματος στον Χρόνο - Transient Analysis

Αφού μέχρι τώρα διαπιστώθηκε η σωστή λειτουργία της LVDS Διεπαφής όσον αφορά το ταίριασμα και την εμπέδηση στην επιθυμητή συχνότητα, στο κεφάλαιο αυτό θα διερευνηθεί αν όντως μπορεί να επιτελέσει το σκοπό της που δεν είναι άλλος από την μεταφορά πληροφορίας. Για να πληρεί τις προυποθέσεις που τέθηκαν πρέπει ο LVDS Οδηγός και Δέκτης να μεταφέρουν και να δέχονται πληροφορία με συχνότητα 14 GHz.

Φυσικά είναι δύσκολο να μετρηθεί η ταχύτητα μετάδοσης με την βοήθεια προσομοιώσεων διότι μία LVDS Διεπαφή δεν λειτουργεί ποτέ χωρίς τα υπόλοιπα μέρη ενός επικοινωνιακού συστήματος. Για αυτό το λόγο θα προσομοιωθεί η λειτουργία του και θα ελεχθεί η ορθή ανταποκρισή του. Σύμφωνα με όσα αναφέρθηκαν για την Διεπαφή αυτή έγινε φανερό πως ο Οδηγός(Driver) δέχεται ένα ψηφιακό σήμα δεδομένης συχνότητας και το μετασχηματίζει σε αναλογικό σήμα LVDS μορφής με την ίδια συχνότητα με σκοπό την μεταδοσή του διαμέσου γραμμών μεταφορών. Όταν το σήμα μεταδοθεί διαμέσου των καλωδίων θα ληφθεί από τον LVDS Δέκτη-Receiver και με την σειρά του ο Δέκτης θα το μετασχηματίσει στο ζητούμενο ψηφιακό σήμα. Εάν η Διεπαφή αυτή πράγματι υποστηρίζει συχνότητες έως την δεδομένη συχνότητα τότε το ληφθέν σήμα θα έχει την συχνότητα την οποία είχε και το αρχικό ψηφιακό σήμα που μεταδόθηκε στις εισόδους του Driver.

Για να εξαχριβωθεί η ορθή λειτουργία της διεπαφής θα τροφοδοτηθεί ο Οδηγός με ένα ψηφιαχό σήμα συχνότητας 14 GHz. Το σήμα αυτό παράγεται με την βοήθεια γεννήτριας παλμών και για να επιτευχθεί, δίνονται σαν παράμετροι η Περίοδος Παλμού να είναι ίση με 72ps που αντιστοιχεί σε συχνότητα 14 GHz και οι χρόνοι ανόδου και πτώσης του παλμού να είναι ίσοι με 18 ps. Επίσης η τιμή της λογικής του σήματος είναι από 0 V για το λογικό μηδέν και 1.3 V για το λογικό ένα. Οι τιμές αυτές επιλέχθησαν διότι το επιθυμητό σήμα εισόδου θα έχει αυτές τις τιμές. Οι χρόνοι ανόδου και πτώσης είναι οι ελάχιστες τιμές που μπορεί να λάβει ένα ψηφιακό σήμα. Αχόμη για να προσομοιωθεί πλήρως ο παλμός σαν ένα ψηφιακό σήμα προστίθενται δύο αντιστροφείς στην έξοδο του. Έτσι το σήμα διαθέτει την μορφή που θα είχε εάν έβγαινε από ένα ψηφιακό κύκλωμα. Η τοπολογία φαίνεται στην εικόνα 7.7.

Το περιβάλλον CADENCE προσφέρει πολλών ειδών προσομοιώσεων όπως φάνηκε και στα προηγούμενα υπο κεφάλαια. Μία χρήσιμη προσομοίωση είναι η μεταβολή σημάτων συναρτήσει του χρόνου. Η μέθοδος αυτή θα επιστρατευθεί για την εξακρίβωση της ορθής λειτουργίας του κυκλώματος.

#### 7.4.1 Υπολογισμοί Προδιαγραφών Οδηγού

Συγκεκριμένα, οι είσοδοι που παράγονται από τους παλμούς και περνάνε από τους αντιστροφείς τροφοδοτούνται στον Οδηγό. Στην εικόνα 7.8 φαίνεται ένα κομμάτι από την ανάλυση του σήματος εισόδου συχνότητας 14 GHz και χρόνου ανόδου/πτώσης 18 ps.

Έπειτα ο οδηγός μετασχηματίζει το εισερχόμενο ψηφιακό σήμα σε αναλογικό και το μεταδίδει με την σειρά του. Η διαφορική έξοδος του οδηγού φαίνεται στην εικόνα



**Σχήμα 7.7:** Τοπολογία διεπαφής που αποτελείται από ενεργό αρχείο φυσικής σχεδίασης του Οδηγού και του Δέκτη και των παλμών που θα προσομοιώσουν το σήμα εισόδου.



Σχήμα 7.8: Διάγραμμα διαφορικής εισόδου στον Οδηγό συναρτήσει του χρόνου(transient analysis).

7.9 ενώ στην εικόνα 7.10 μπορεί να φανεί το ένα σήμα εισόδου σε αντιπαραβολή με το αντίστοιχο σήμα εξόδου του Οδηγού. Παρατηρείται πως το σήμα εξόδου του Οδηγού βρίσκεται σε άμεση συμφωνία με την αντίστοιχη είσοδο. Το σήμα εξόδου του οδηγού σύμφωνα με το πρότυπο LVDS πρέπει να έχει διαφορική μορφή και εύρος 250-400mV. Τέλος, μεγάλη σημασία παίζει και η ποιότητα του σήματος εξόδου που όπως γίνεται φανερό από τις γραφικές είναι πολύ καλη.



Σχήμα 7.9: Διάγραμμα διαφορικής εξόδου του Οδηγού συναρτήσει του χρόνου.

Τα χαρακτηριστικά του σήματος εξόδου του οδηγού (φασματική ανάλυση, χρόνος ανόδου/πτώσης, εύρος παλμού), όπως φαίνονται από τις εικόνες 7.11 και 7.12 αντίστοιχα είναι τα παρακάτω. Η ανάλυση του φάσματος δείχνει πως το μεγαλύτερο φασματικό περιεχόμενο βρίσκεται στα 14 GHz η οποία είναι και η συχνότητα του σήματος. Αυτό γίνεται φανερό από την ελάχιστη εξασθένιση που παρουσιάζει το σήμα στην συγκεκριμένη συχνότητα συγκρινόμενο με τις υπόλοιπες αρμονικές. Τέλος, οι χρόνοι ανόδου/πτώσης κρίνονται ικανοποιητικοί καθώς βρίσκονται κάτω από τα 18 ps που έχουν τεθεί σαν στόχοι της εξόδου του Οδηγού.





Σχήμα 7.10: Διάγραμμα μίας εισόδου του Οδηγού μαζί με την αντίστοιχη εξόδο του Οδηγού συναρτήσει του χρόνου (Με κόκκινο παρουσιάζεται η είσοδος του οδηγού και με πράσινο η έξοδος του).



Σχήμα 7.11: Διάγραμμα ανάλυσης φάσματος εξόδου οδηγού συναρτήσει της συχνότητας.



Σχήμα 7.12: Διάγραμμα χρόνου ανόδου (κόκκινο) και πτώσης (κίτρινο) του σήματος εξόδου του Οδηγού συναρτήσει του χρόνου.

#### 7.4.2 Υπολογισμοί Προδιαγραφών Δέκτη

Στο προηγούμενο υποκεφάλαιο αναλύθηκε και εξακριβώθηκε η ορθή λειτουργία του σήματος εξόδου του Οδηγού. Στο παρόν κεφάλαιο θα αναλύθει ο Δέκτης της Διεπαφής μέσω της μελέτης του σήματος εισόδου σε αυτόν (σήμα εξόδου του Οδηγού).

Μετά την μετάδοση του σήματος εξόδου του οδηγού διαμέσου καναλιών διάδοσης, ο Δέκτης μέσω της αντίστασης τερματισμού λαμβάνει το αναλογικό σήμα αυτό. Καθήκον του σταδίου αυτού αποτελεί ο μετασχηματισμός του εισερχόμενου αναλογικού σήματος σε ψηφιακό και η τροφοδότησή του με την σειρά του στο επόμενο στάδιο (ψηφιακή πλακέτα). Η διαφορική έξοδος του Δέκτη φαίνεται στην εικόνα 7.13 ενώ στην εικόνα 7.14 μπορεί να φανεί το ένα σήμα εισόδου στον Δέκτη σε αντιπαραβολή με το αντίστοιχο σήμα εξόδου του Δέκτη. Παρατηρείται πως το σήμα εξόδου του Δέκτη βρίσκεται σε άμεση συμφωνία με την αντίστοιχη είσοδο του. Τέλος, μεγάλη σημασία παίζει και η ποιότητα του σήματος εξόδου που όπως γίνεται φανερό από τις γραφικές είναι πολύ καλη.

Τα χαρακτηριστικά του σήματος εξόδου του δέκτη (φασματική ανάλυση, χρόνος ανόδου/πτώσης, εύρος παλμού), όπως φαίνονται από τις εικόνες 7.15 και 7.16 αντίστοιχα είναι τα παρακάτω. Η ανάλυση του φάσματος δείχνει πως το μεγαλύτερο φασματικό περιεχόμενο βρίσκεται στα 14 GHz η οποία είναι και η συχνότητα του σήματος. Σε σχέση όμως με την φασματική ανάλυση του οδηγού παρατηρείται πως οι υπόλοιπες αρμονικές του Δέκτη παρουσιάζουν μεγάλυτερη εγγύτητα με την κεντρική συχνότητα των 14 GHz. Αυτό μπορεί να εξηγηθεί από το γεγονός πως το σήμα έχει υποστεί μεγαλύτερη παραμόρφωση σε σχέση με την έξοδο του οδηγού λόγω των περισσότερων



Σχήμα 7.13: Διάγραμμα διαφορικής εξόδου του Δέκτη συναρτήσει του χρόνου.



Σχήμα 7.14: Διάγραμμα μίας εισόδου του Δέκτη μαζί με την αντίστοιχη εξόδο του Δέκτη συναρτήσει του χρόνου.

σταδίων που πέρασε. Τέλος, οι χρόνοι ανόδου/πτώσης ι<br/> κανοποιούν το στόχο των 18psπου έχουν τεθεί.



**Σχήμα 7.15:** Διάγραμμα ανάλυσης συχνότητας εξόδου οδηγού συναρτήσει της συχνότητας.

Από τη γραφική 7.17 γίνεται φανερό πως το σήμα εισόδου (ψηφιακό) μετατρέπεται σε αναλογικό σήμα, μεταδίδεται, λαμβάνεται και μετατρέπεται πάλι σε ψηφιακό. Η συχνότητα εισόδου παραμένει αμετάβλητη στα 14 GHz. Επίσης αν συγκριθεί το ψηφιακό σήμα εισόδου με την έξοδο του Δέκτη θα διαπιστωθεί πως η μορφή είναι σχεδόν ταυτόσημη. Αυτό σημαίνει πως η σχεδιασμένη διεπαφή μπορεί να μεταδώσει δεδομένα σε συχνότητα 14 GHz.



Σχήμα 7.16: Διάγραμμα χρόνου ανόδου (κόκκινο) και πτώσης (κίτρινο) του σήματος εξόδου του Δέκτη συναρτήσει του χρόνου.



**Σχήμα 7.17:** Διάγραμμα χρόνου του σήματος εισαγωγής στον Οδηγό (κόκκινο), σήμα εξόδου από Οδηγό (πράσινο) και της τελικής εξόδου του Δέκτη (μοβ) συναρτήσει του χρόνου.

### 7.5 Monte Carlo

Στα κυκλώματα του Οδηγού και Δέκτη εφαρμόστηκαν Monte Carlo ανάλυση σε 300 δείγματα. Η ανάλυση αυτή εφαρμόστηκε για τους συντελεστές ανάκλασης εξόδου του Οδηγού όσο και τους συντελεστές ανάκλασης εισόδου του Δέκτη. Από τα διαγράμματα συμπεραίνεται πως οι συντελεστές ανάκλασης εξόδου του Οδηγού 7.18 παραμένουν σε όλες τις αναλύσεις σύμφωνα με το όριο που έχει τεθεί. Στο ίδιο μήκος κύματος κυμαίνονται και οι συντελεστές ανάκλασης εισόδου του Δέκτη 7.19.



Σχήμα 7.18: Διάγραμμα αναλύσεων Monte Carlo 300 δειγμάτων για τους συντελεστές ανάκλασης εξόδου του Οδηγού.



Σχήμα 7.19: Διάγραμμα αναλύσεων Monte Carlo 300 δειγμάτων για τους συντελεστές ανάκλασης εισόδου του Δέκτη.

Τα ιστογράμματα των S22, S11 υπολογίστηκαν με παρεμβολή στα 14 GHz και παρατίθονται παρακάτω.

Από το ιστόγραμμα αυτά συμπεραίνεται πως τόσο ο οδηγός όσο και ο δέκτης παρουσιάζουν τέλεια γκαουσιανή κατανομή. Ο οδηγός παρουσιάζει μέση τιμή ανάκλασης -14 dB που είναι πολύ κοντά στην τιμή που υπολογίστηκε στις προσομοιώσεις. Συνεπώς έχει μια πολύ σταθερή λειτουργία στα 14 GHz.

Ο συντελεστής ανάχλασης του Δέχτη παρουσιάζει χι αυτός μια τέλεια γχαουσιανή χατανομή με ελαφριά αρνητιχή χλίση που όμως δεν επηρεάζει την λειτουργία του χυχλώματος διότι αχόμη χαι σε αχραίες περιπτώσεις παραμένει εντός προδιαγραφών. Παρατηρείται χαι στον Δέχτη μια σταθερή λειτουργία στα 14 GHz με μέση τιμή -12 dB που είναι αχριβώς ίδια με αυτή που υπολογίστηχε στις προσομοιώσεις.

Από τα ιστογράμματα Monte Carlo βγαίνει το συμπέρασμα πως επιτεύχθει μια εύρωστη σχεδίαση με ανοσία στο mismatch και σε πιθανές αστοχίες της κατασκευής. Σε αυτό παίζουν σημαντικό ρόλο οι τεχνικές σχεδίασης και αντιμετώπισης του mismatch που εφαρμόστηκαν. Με βάση αυτές τις αναλύσεις βγαίνει το συμπέρασμα πως οι μετρήσεις σε πραγματικές συνθήκες έχουν μεγάλη πιθανότητα να είναι πολύ κοντά με τις προσομοιωμένες.

## 7.6 Πίνακας Αποτελεσμάτων

Όλα τα παραπάνω αποτελέσματα παρουσιάζονται συνοπτικά στον Πίνακας 7.2. Μελετώντας τις γραφικές όπου απεικονίζονται τα σήματα σε διάφορα στάδια του κυκλώματος, συμπεραίνεται πως το σήμα εξόδου (Δέκτης) είναι ταυτόσημο με το ψηφιακό σήμα εισόδου. Σε συνδυασμό με την μελέτη των κατάλληλων μετρικών καθίσται σίγουρο πως η προτεινόμενη διεπαφή μπορεί να μεταδώσει δεδομένα σε συχνότητα 14 GHz.

Παράμετροι	Αποτελέσματα στα 14 GHz	
$\Sigma$ υντελεστής ανάχλασης εξόδου Οδηγού $S_{22}$	-12.3 dB	
$\Sigma$ υντελεστής ανάκλασης εισόδου Δέκτη $S_{11}$	-16.18 dB	
Εμπέδηση εξόδου Οδηγού $R_{out}$	$49~-24\cdot i~\Omega$	
Εμπέδηση εισόδου Δέκτη $R_{in}$	95 $-3\cdot i~\Omega$	
Χρόνος ανόδου/πτώσης Οδηγού $t_{rise}/t_{fall}$	12.5  ps	
Χρόνος ανόδου/πτώσης Δέκτη $t_{rise}/t_{fall}$	$5.5 \mathrm{\ ps}$	
Voltage Swing Οδηγού $V_{swing}$	$300 \mathrm{~mV}$	
Voltage Swing Δέκτη $V_{swing}$	1.3 V	
Περιοχή που καταλαμβάνει στο chip ο Οδηγός	540 * 340 $\mu m^2$	
Περιοχή που καταλαμβάνει στο chip ο Δέκτης	580 * 325 $\mu m^2$	

Πίνακας 7.2: Συγκεντρωτικά αποτελέσματα του κυκλώματος σε Φυσική Σχεδίαση

Η παρούσα εργασία ακολούθησε τα παρακάτω στάδια υλοποίησης:

- Σχεδίαση με ιδανικά στοιχεία σε επίπεδο σχηματικού.
- Αντικατάσταση των ιδανικά στοιχείων με στοιχεία από την βιβλιοθήκη B12HFC.
- Σχεδίαση του χυχλώματος σε Φυσική Σχεδίαση-Layout.

Τα αποτελέσματα που παρουσιάστηκαν στο προηγούμενο κεφάλαιο και στον Πίνακας 7.2 προέκυψαν από προσομοιώσεις αποκλειστικά στο αρχείο που πάραχθηκε από την σχεδίαση Layout.

## Κεφάλαιο 8

# System Analysis

Στα προηγούμενα χεφάλαια αναλύθηχε η σχεδίαση και υλοποίηση ενός συστήματος διεπαφής LVDS Interface. Προφανώς αυτό το σύστημα διεπαφής ενσωματώνεται σε ενα ευρύτερο επικοινωνιακό σύστημα που αποτελείται από διαφορετικά υποσυστήματα με το καθένα να διαθέτει τις δικές του ιδιαιτερότητες και χαρακτηριστικά. Όπως γίνεται εύκολα κατανοητό όλες αυτές οι παράμετροι παίζουν σημαντικό ρόλο στην απόδοση και ορθή λειτουργία του κυκλώματος. Μέχρι τώρα το υποσύστημα ενδιαφέροντος ήταν η LVDS διεπαφή και αναλύθηκε σε επιπέδο υλικού (hardware). Με την προσθήκη και των υπόλοιπων υποσυστημάτων αυξάνεται η πολυπλοκότητα ανάλυσης και η δυσκολία απλής κατανόησης του ευρύτερου συστήματος. Την ανάγκη της εύκολης κατανόησης και πειραματισμού με διάφορες παραμέτρους μιας μεγάλης επικοινωνιακής αλυσίδας (πομπός, μέσο διάδοσης, δέκτης) καλείται να ικανοποιήσει το πρόγραμμα SystemVue που παρέχεται από την Keysight Technologies.

Στο παρόν κεφάλαιο θα γίνει μια σύντομη αναφορά στον τρόπο με τον οποίο το SystemVue μπορεί να προσομοιώσει την λειτουργία μίας επικοινωνιακής αλυσίδας. Στα υποκεφάλαια που ακολουθούν θα αναλυθεί η λειτουργία του SystemVue και θα παρουσιαστούν οι τρόποι με τους οποίους το SystemVue μπορεί να βοηθήσει στην σχεδίαση ενός πολύπλοκου συστήματος επικοινωνίας.

#### 8.1 SystemVue

To PathWave System Design (SystemVue) είναι ένα περιβάλλον προσαρμοσμένο για ηλεκτρονικά προσανατολισμένες σχεδιάσεις σε επιπέδο συστήματος, το οποίο επιτρέπει την προσομοίωση διαφόρων αρχιτεκτονικών και παραμέτρων. Το SystemVue προσφέρει μια πλειάδα από προσομοιώσεις, τόσο σε επίπεδο χρόνου όσο και επίπεδο συχνότητας.

Η βασική αρχιτεκτονική του SystemVue αποτελείται από ένα σχηματικό στο οποίο ο σχεδιαστής μπορεί να υλοποιήσει τις επιθυμητές αρχιτεκτονικές επιλέγοντας τα δομικά στοιχεία από διάφορες βιβλιοθήκες.

Τα στοιχεία που χρησιμοποιήθηκαν στα πλαίσια της παρούσας διπλωματικής ήταν:

• Γεννήτριες τυχαίων ψηφίων: Το μοντέλο αυτό που απειχονίζεται στο

σχήμα 8.1, όπως μαρτυρά και τον ονομά του, παράγει μια τυχαία αλληλουχία από bit η οποία έχει πιθανότητα παραγωγής του '0' bit, ProbOfZero και αντίστοιχα πιθανότητα παραγωγής του '1' bit, ProbOfOne.



Σχήμα 8.1: Γεννήτρια τυχαίων ψηφίων όπως εμφανίζεται στο σχηματικό του SystemVue

• Mappers: φαίνεται στο σχήμα 8.2 και ομαδοποιεί διαδοχικά bit όπως ορίζονται από την παράμετρο BitOrder της εισόδου, με σκοπό τον διαμόρφωση ενός σχηματισμού (αστερισμού- constellation) που αποτελείται από σύνθετες τιμές. Ενα σημείο αστερισμού είναι ένα ζευγάρι από πραγματικές τιμές Ι, Q που εκφράζονται με την μορφή I + Q\*j. Αργότερα στην αλυσίδα της διαμόρφωσης, το I διαμορφώνει το συμφασικό κομμάτι του φέροντος και το Q διαμορφώνει το τετραγωνικό μέρος του φέροντος κατά την διάρκεια της περιόδου ενός συμβόλου. Κάθε τύπος διαμόρφωσης έχει το δικό της αστερισμό και μήκος συμβολοσειράς.



Σχήμα 8.2: Mapper (Complex Symbol Mapper)

- Ταλαντωτής-Oscillator: Ο ταλαντωτής που παρουσιάζεται και στο σχήμα 8.3, παράγει ένα σήμα RF(Radio Frequency) μορφής complex envelope που ορίζεται από την συχνότητα του φέροντος και με επιλογή προσθήκης θερμικού θορύβου και θορύβου φάσης.
- Mixer: Ο Mixer που φαίνεται και στο σχήμα 8.4 είναι ένα RF μοντέλο που χρησιμοποιείται μαζί με complex envelope, τοπικούς ταλαντωτές και περιλαμβάνει πληθώρα μη-ιδανικών χαρακτηριστικών όπως noise figure, RF, LO leakage products, 2 nd, 3 rd order nonlinearities. Το κυριότερο σήμα ενδιαφέροντος στην είσοδο είναι το RF σήμα. Το σήμα αυτό αναμιγνύεται με την είσοδο LO και παράγει την σήμα εξόδου στην χαμηλή πλευρική ζώνη συχνότητας f LO f RF και σήμα εξόδου στην υψηλή πλευρική ζώνη συχνότητας f LO + f RF. To



Σχήμα 8.3: Ταλαντωτής-Oscillator



Σχήμα 8.4: Mixer

κέρδος μετατροπής του Mixer, είναι ο λόγος της επιθυμητής εξόδου προς το RF σήμα εισόδου.

 RF Amplifier: Ο RF Amplifier που φαίνεται και στο σχήμα 8.5 είναι ένα στοιχείο που παρέχει κέρδος στο RF μονοπάτι. Αν οι εμπεδήσεις εισόδου, εξόδου είναι ταιριασμένες και η συσκευή λειτουργεί στην γραμμική περιοχή λειτουργίας, τότε το κέρδος θα είναι ταυτισμένο με το κέρδος που έχει δοθεί σαν παράμετρος.



Σχήμα 8.5: RF Amplifier

 RF MultiSource: Το μοντέλο αυτό είναι μια ειδική πηγή σήματος για χρήση αποκλειστικά από το Spectrasys. Με την χρήση αυτής της συσκευής ο χρήστης έχει την δυνατότητα να δημιουργήσει απεριόριστο αριθμό φερόντων διαφόρων τύπων και διαμορφώσεων σε μια αποκλειστική θύρα. Κάθε πηγή της συσκευής μπορεί να ονοματοδοθεί, ενεργοποιηθεί, επεξεργαστεί, διαγραφεί και διαμορφωθεί ανεξάρτητα κατ΄ επιλογή του χρήστη. Το αντίστοιχο σύμβολο φαίνεται στο σχήμα 8.6.



Σχήμα 8.6: RF MultiSource

 BPF ChebyshevI (Bandpass ChebyshevI Filter): Το φίλτρο αυτό που φαίνεται και στο σχήμα 8.7 είναι μια συσκευή που επιτρέπει την διέλευση μόνο επιθυμητών συχνοτήτων και αρμονικών. Το παρόν φίλτρο είναι μια ειδική κατηγορία ζωνοπερατού φίλτρου.



Σχήμα 8.7: BPF ChebyshevI (Bandpass ChebyshevI Filter)

Modulator: Το μοντέλο αυτό που απειχονίζεται και στο σχήμα 8.8 όπως φαίνεται και από το όνομά του, υλοποιεί διαμορφωσείς διάφορων ειδών όπως πλάτους, φάσης, συχνότητας και Ι, Q modulation. Η συσκευή διαβάζει ένα δείγμα από την είσοδο και γράφει αντίστοιχα ένα δείγμα στην έξοδο.



Σχήμα 8.8: Modulator

• CxToEnv: Το μπλοκ του σχήματος 8.9 είναι μια συσκευή που δέχεται σαν είσοδο και επιτρέπει την μετατροπή ενός complex signal σε complex envelope



Σχήμα 8.9: CxToEnv

signal κάνοντας χρήση του χαρακτηρισμού συχνότητας που είναι συσχετισμένο με το σήμα φέροντος στην είσοδο.

 Sink: Η συσκευή αυτή που φαίνεται και στο σχήμα 8.10 επιτρέπει την δειγματοληψία και την συλλογή δεδομένων που προκύπτουν από τα διάφορα στάδια του κυκλώματος και την αποθηκευσής τους σε κατάλληλα data sets.



Σχήμα 8.10: Sink

#### 8.2 S-Parameters

Οπως έχει αναφερθεί και στην αρχή της παρούσας διπλωματικής, οι S-Parameters παίζουν σημαντικό ρόλο στον χαρακτηρισμό των διαφόρων μέρων ενός κυκλώματος διότι καθορίζουν την συμπεριφορά κάθε συσκευής. Με την γνώση αυτών των παραμέτρων μπορούμε να προσομοιώσουμε την λειτουργία οποιασδήποτε συσκευής. Οι S-Parameters μπορούν να παραχθούν από διάφορα προγράμματα προσομοιώσης κυκλωμάτων Το SystemVue δίνει την δυνατότητα φόρτωσης και προσομοίωσης των S-Parameters που μπορούν να έχουν ληφθεί ή παραχθεί από άλλο πρόγραμμα. Φορτώνοντας το δίθυρο που απεικονίζεται στο σχήμα 8.11 με το κατάλληλο αρχείο παραμέτρων, δίνει την δυνατότητα να χρησιμοποιηθεί αυτό το διθύρο σαν οποιαδήποτε συσκευή.

Στο παρακάτω σχηματικό 8.12 φαίνεται η τοπολογία με την οποία διαπιστώνουμε την ορθή λειτουργία των παραμέτρων. Στα επόμενα σχήματα 8.13, 8.14, 8.15 παρατίθονται τα διαγράμματα πλάτους και φάσης των παραμέτρων S21, S22 όπως απεικονίζονται από το SystemVue.



Σχήμα 8.11: Δίθυρο που προσομοιώνει τις S-Parameters



Σχήμα 8.12: Τοπολογία που απεικονίζει δίθυρο που προσομοιώνει τις S-Parameters



Σχήμα 8.13: Διάγραμμα πλάτους του S-21 συναρτήσει της συχνότητας



Σχήμα 8.14: Διάγραμμα πλάτους του S-22 συναρτήσει της συχνότητας



Σχήμα 8.15: Διάγραμμα φάσης των S-21, S-22 συναρτήσει της συχνότητας

## 8.3 Τυπικός Πομπός

Με την βοήθεια του SystemVue δύναται να αναπαρασταθεί μια βασική μορφή ενός πομπού. Ο πομπός είναι ένα από τα πιο βασικά τηλεπικοινωνιακά στοιχεία και επιτρέπει την σωστή διαμόρφωση και μετάδοση της πληροφορίας. Προφανώς, ένας πομπός έχει έναν πολύ μεγάλο αριθμό από παραμέτρους που μπορούν να διαφοροποιήθούν και δεν μπορούν να αναλυθούν εκτενώς στην παρούσα εργασία. Αντ΄αυτού θα γίνει μια πιο ποιοτική παράθεση της βασικής τοπολογίας του πομπού. Ο πομπός φαίνεται στο σχήμα 8.16 και αποτελείται από την πηγή του σήματος, τον τοπικό ταλαντωτή που διαμορφώνει κατάλληλα το φέρον σήμα, το φίλτρο που περιορίζει τις ανεπιθύμητες αρμονικές και διάφορους ενισχυτές που επιτελούν διάφορες λειτουργίες στο κύκλωμα.



Σχήμα 8.16: Τυπικός Πομπός

Παραχάτω παρατίθονται χάποιες από τις μετρήσεις που μπορούν να εφαρμοστούν στα χυχλώματα που υλοποιούνται στο SystemVue. Συγχεχριμένα στο 8.17 παρουσιάζεται το χέρδος σε διάφορα σημεία του χυχλώματος και πως αλλάζει από στοιχείο σε στοιχείο. Σε διαφορετικό μήχος χύματος η 8.18 δίνει μια εποπτική ειχόνα του φάσματος εξόδου.



Σχήμα 8.17: Κέρδος σε διάφορα σε σημεία του κυκλώματος



Σχήμα 8.18: Φάσμα εξόδου

#### 8.3.1 Modulation- $\Delta$ ιαμόρφωση

Ο ψηφιακός πομπός δέχεται ένα σήμα βασικής ζώνης και μεταφράζει αυτό το σήμα σε ένα σήμα που μπορεί να το μεταδώσει αποτελεσματικότερα μέσω του καναλιού. Όταν τα δεδομένα εισέρχονται για πρώτη φορά στον πομπό, κωδικοποιούνται ώστε να μεταδίδονται πιο εύκολα, κάτι που βοηθά στη διόρθωση σφαλμάτων και στην ασφάλεια. Πριν από τη μετατροπή όμως από τη ζώνη βάσης σε ένα κανάλι ραδιοσυχνοτήτων (RF), η κυματομορφή ψηφιοποιείται για να αξιοποιήσει τα πλεονεκτήματα της ψηφιακής διαμόρφωσης. Η κωδικοποίηση εφαρμόζεται στο σήμα για την αποτελεσματικότερη χρήση του διαθέσιμου εύρους ζώνης και για την ελαχιστοποίηση των επιπτώσεων του θορύβου και των παρεμβολών που θα εισαχθούν από το κανάλι. Το κωδικοποιημένο σήμα φιλτράρεται, διαμορφώνεται και αλλάζει ξανά σε αναλογική κυματομορφή που μετατρέπεται στην επιθυμητή συχνότητα μετάδοσης. Τέλος, το σήμα RF φιλτράρεται και ενισχύεται πριν μεταδοθεί από την κεραία.

Ο πομπός που παρουσιάστηκε στο 8.16 ενσωματώνεται στην ευρύτερη τοπολογία διαμόρφωσης που παρατίθεται στο 8.19. Έτσι επιτυγχάνεται η σωστή και αποτελεσματικότερη κωδικοποιήση και μετάδοση πληροφορίας.

### 8.4 Συμπέρασμα

Στο προηγούμενο χεφάλαιο πραγματοποιήθηχε μια σύντομη αναφορά σε ένα από τα προγράμματα που επιτρέπουν την σχεδίαση συστημάτων σε υψηλότερο επίπεδο. Επίσης παρουσιάστηχαν χάποιες τοπολογίες που εφαρμόζονται για την επιτυχή μετάδοση πληροφορίας. Με βάση, τα εργαλεία, τα αποτελέσματα χαι το περιβάλλον που προσφέρει το SystemVue συμπεραίνεται, πως προσφέρει το χατάλληλο περιβάλλον για την περαιτέρω ανάπτυξη εφαρμογών χαι επιχοινωνιαχών συστημάτων.



Σχήμα 8.19: Τοπολογία διαμόρφωσης πομπού

## Κεφάλαιο 9

# Συμπεράσματα

Στο παρόν κεφάλαιο γίνεται μία σύντομη ανακεφαλαίωση της σχεδίασης που επιχειρήθηκε στην παρούσα εργασία και των κυριότερων χαρακτηριστικών της διεπαφής. Επίσης γίνεται μια σύντομη ανασκόπηση των αποτελεσμάτων που λήφθηκαν. Κλείνοντας, παρουσιάζονται πιθανές μελλοντικές επεκτάσεις της παρούσας σχεδίασης.

### 9.1 Ανακεφαλαίωση

Η παρούσα διπλωματική εργασία πραγματοποιήθηκε στην εταιρεία Infineon Technologies AG η οποία και παρείχε την τεχνολογία μέσω της οποίας έγινε εφικτή η σχεδίαση της. Σκοπός της, ήταν η μελέτη των δυνατοτήτων ενός LVDS Interface και η διερεύνηση των επιδόσεων του. Κεντρικός στόχος είχε τεθεί η λειτουργία του σε συχνότητα 14 GHz. Για να επιτευχθεί αυτή η εξακρίβωση υλοποιήθηκε μία τέτοια διεπαφή σε επίπεδο σχηματικού και έπειτα σε επίπεδο Φυσικής Σχεδίασης. Τέλος, πραγματοποιήθηκαν οι επιθυμητές μετρήσεις της ενεργής συσκευής στο επίπεδο Layout.

## 9.2 Σχολιασμός

Αρχικά παρουσιάστηκαν τα στάδια σχεδίασης του LVDS Interface στα κεφάλαια 5 και 6. Έπειτα στο κεφάλαιο 7 παρατίθονται τα αποτελέσματα των προσομοιώσεων τα οποία λήφθηκαν έπειτα από την προσομοίωση του επιπέδου Layout της ενεργής συσκευής. Με βάση αυτά τα αποτελέσματα βγαίνει το συμπέρασμα πως το προτεινόμενο LVDS Interface επιτυγχάνει την λειτουργία στα 14 GHz, ο οποίος ήταν και ο στόχος της παρούσας εργασίας. Ανακεφαλαιώνοντας, το LVDS Interface που αποτελείται από ένα Πομπό και ένα Δέκτη μπορεί να μεταδώσει και να λάβει ψηφιακά δεδομένα με συχνότητες που προσεγγίζουν τα 14 GHz.

#### 9.3 Μελλοντικές Επεκτάσεις

Η παρούσα σχεδίαση του LVDS Interface ολοκληρώθηκε μέχρι και το στάδιο tape-

out. Σε μελλοντικό χρόνο θα σταλεί για υλοποίηση σε κατάλληλο εργοστάσιο. Σαν μελλοντική επέκταση θα θεωρηθεί η κατασκευή της κατάλληλης πλακέτας με σκοπό την πραγματοποίηση των επιθυμητών μετρήσεων στην φυσική κατάσταση πλέον του ολοκληρωμένου κυκλώματος. Με τις μετρήσεις αυτές δύναται να διαπιστωθεί η απόκλιση των πραγματικών μετρήσεων σε σχέση με τα αποτελέσματα των προσομοιώσεων. Επίσης θα ληφθούν συμπεράσματα σε σχέση με την επιτυχία των σχεδιαστικών τεχνικών και αποφάσεων που ακολουθήθηκαν.

# Βιβλιογραφία

- [1] «IEEE standard for low-voltage differential signals (LVDS) for scalable coherent interface (SCI)», IEEE, ISBN: 9780738131368. DOI: 10.1109/IEEESTD. 1996.81028. [Online]. Available: https://ieeexplore.ieee.org/document/503756/ (visited on 06/17/2021).
- [2] K. U. Leuven, P. Dr, I. B. Nauwelaers, et al., Rf Power Amplifiers for Wireless Communications. 2008.
- [3] «Monte carlo analysis and simulation for electronic circuits advanced PCB design blog — cadence». (), [Online]. Available: https://resources.pcb. cadence.com/blog/2019-monte-carlo-analysis-and-simulation-forelectronic-circuits (visited on 06/24/2021).
- [4] «Modulation methods electronics basics ROHM». (), [Online]. Available: https://www.rohm.com/electronics-basics/wireless/modulationmethods (visited on 06/25/2021).
- [5] A. Boni, A. Pierazzi, and D. Vecchi, «LVDS i/o interface for gb/s-per-pin operation in 0.35-µm CMOS», *IEEE Journal of Solid-State Circuits*, vol. 36, no. 4, pp. 706–711, Apr. 2001, ISSN: 00189200. DOI: 10.1109/4.913751. [Online]. Available: http://ieeexplore.ieee.org/document/913751/ (visited on 06/17/2021).
- Jeong Beom Kim, «Design of a low-power CMOS LVDS i/o interface circuit», Journal of Energy and Power Engineering, vol. 9, no. 12, Dec. 28, 2015, ISSN: 19348975, 19348983. DOI: 10.17265/1934-8975/2015.12.008. [Online]. Available: http://www.davidpublisher.org/index.php/Home/Article/ index?id=23686.html (visited on 06/17/2021).
- [7] «Why isolate LVDS? analog devices». (), [Online]. Available: https:// www.analog.com/ru/technical-articles/why-isolate-lvds.html# (visited on 06/25/2021).
- [8] S. B. Huq and J. Goldie, «An overview of LVDS technology», p. 8,
- K. Abugharbieh, J. Mohan, D. Varadarajan, I. Duzevik, and S. Krishnan, «An ultra low power 10 gbps LVDS output driver», in 2008 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Monterey, CA: IEEE, Oct. 2008, pp. 5–8, ISBN: 978-1-4244-2725-3. DOI: 10.1109/BIPOL.2008.4662700. [Online].

Available: http://ieeexplore.ieee.org/document/4662700/ (visited on 06/16/2021).

- [10] —, «An ultra low power 10 gbps LVDS output driver», in 2008 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Monterey, CA: IEEE, Oct. 2008, pp. 5–8, ISBN: 978-1-4244-2725-3. DOI: 10.1109/BIPOL.2008.4662700.
   [Online]. Available: http://ieeexplore.ieee.org/document/4662700/ (visited on 06/17/2021).
- K. Abugharbieh, S. Krishnan, J. Mohan, V. Devnath, and I. Duzevik, «An ultralow-power 10-gbits/s LVDS output driver», *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 57, no. 1, pp. 262–269, Jan. 2010, ISSN: 1549-8328, 1558-0806. DOI: 10.1109/TCSI.2009.2015721. [Online]. Available: http://ieeexplore.ieee.org/document/4785482/ (visited on 06/17/2021).
- [12] P. Vancura, «Design and classification of IC layout mached structures», p. 64,