

Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής

Σχεδίαση 8-PAM διαμορφωτή συχνότητας λειτουργίας 60 GHz σε τεχνολογία FD-SOI 22nm CMOS

Διπλωματική Εργασία

Φώτιος Κολοβός

Επιβλέπων: Ιωάννης Παπανάνος Καθηγητής ΕΜΠ

Αθήνα, Οκτώβριος 2024



Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής

Σχεδίαση 8-PAM διαμορφωτή συχνότητας λειτουργίας 60 GHz σε τεχνολογία FD-SOI 22nm CMOS

Διπλωματική Εργασία

Φώτιος Κολοβός

Επιβλέπων: Ιωάννης Παπανάνος Καθηγητής ΕΜΠ

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή τη
ν $15^{\eta}/10/2024.$

Ιωάννης Γεώργιος Ευάγγελος Παπανάνος Παναγόπουλος Χριστοφόρου Καθηγητής ΕΜΠ Επίχουρος Καθηγητής ΕΜΠ Καθηγητής ΕΜΠ

Αθήνα, Οκτώβριος 2024

Φώτιος Κολοβός

Διπλωματούχος Ηλεκτρολόγος Μηχανικός και Μηχανικός Υπολογιστών ΕΜΠ

Copyright © Φώτιος Κολοβός, 2024

Με επιφύλαξη παντός δικαιώματος. All rights reserved.

Απαγορεύεται η αντιγραφή, αποθήχευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.

Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

Περίληψη

Στην παρούσα διπλωματική εργασία πραγματοποιείται η ανάλυση και η σχεδίαση ενός 8-PAM διαμορφωτή σε τεχνολογία FD - SOI 22nm CMOS, που λειτουργεί στη συχνότητα των 60 GHz. Οι PAM διαμορφωτές, λόγω της απλότητας των σχεδιάσεών τους, μπορεί να αποδειχτούν πολύτιμες εναλλακτικές λύσεις στους IQ διαμορφωτές και στους RF converters.

Αρχικά, περιγράφονται τα βασικά χαρακτηριστικά του ψηφιακού συστήματος επικοινωνιών, σύμφωνα με τα οποία σχεδιάζεται σε επίπεδο συστήματος ένας 8-PAM πομποδέκτης στο SystemVue. Στη συνέχεια, μετά από μια εισαγωγή στην τεχνολογία που χρησιμοποιείται, παρουσιάζεται το κύκλωμα του 8-PAM διαμορφωτή σε επίπεδο ηλεκτρονικών στοιχείων. Αποτελείται από έναν cross - coupled ταλαντωτή κι ένα διαφορικό ζεύγος. Το ρεύμα πόλωσης του διαφορικού ζεύγους εξαρτάται από τις τιμές 3 bits και κάθε συνδυασμός τους παράγει στην έξοδο ημιτονικό σήμα με διαφορετικό πλάτος. Τέλος, ένα κύκλωμα Bandgap και ένας LDO σχεδιάζονται για να τροφοδοτήσουν τον 8-PAM διαμορφωτή.

Λέξεις – **κλειδιά:** ψηφιακές επικοινωνίες, 8-PAM διαμορφωτής, κύκλωμα Bandgap, LDO

Abstract

The present thesis deals with the analysis and design of an 8-PAM modulator in a FD - SOI 22nm CMOS technology, that operates at the frequency of 60 GHz. PAM modulators, due to the simplicity of their design, can be proved to constitute valuable alternatives to IQ modulators and RF converters.

At first, the principles of the digital communication system are described, according to which an 8-PAM transceiver is designed at system level in SystemVue. Subsequently, after an introduction to the technology that is used, the circuit of the 8-PAM modulator is presented at device level. It consists of a cross - coupled oscillator and a differential pair. The bias current (or tail current) of the differential pair depends on the values of 3 bits and each combination of them produces at the output a sinusoidal signal with different amplitude. Finally, a Bandgap circuit and an LDO are designed to feed the 8-PAM modulator.

Keywords: digital communications, 8-PAM modulator, Bandgap circuit, LDO

Ευχαριστίες

Η ολοκλήρωση της παρούσας διπλωματικής εργασίας σηματοδοτεί και το τέλος του πενταετούς κύκλου των προπτυχιακών σπουδών μου. Πρόκειται για ένα όμορφο ταξίδι γεμάτο υπέροχες εμπειρίες, αξέχαστες αναμνήσεις, νέα πρόσωπα και καινούργιες γνώσεις.

Πρωτίστως, θα ήθελα να ευχαριστήσω θερμά τον επιβλέποντα της διπλωματικής μου εργασίας, τον κύριο Ιωάννη Παπανάνο, καθηγητή της ΣΗΜΜΥ του ΕΜΠ, για την ευκαιρία που μου έδωσε να ασχοληθώ με ένα θέμα το οποίο ξεχώρισα και αγάπησα κατά τη διάρκεια των σπουδών μου αλλά και για την καθοδήγηση και τις πολύτιμες γνώσεις που μου πρόσφερε κατά την άριστη συνεργασία μας. Επιπλέον, θα ήθελα να ευχαριστήσω τα υπόλοιπα μέλη της Ομάδας Σχεδίασης Μικροηλεκτρονικών Κυκλωμάτων για τις ευχάριστες στιγμές που περάσαμε στο εργαστήριο και κυρίως τον κύριο Γεώργιο Παναγόπουλο, επίκουρο καθηγητή της ΣΗΜΜΥ του ΕΜΠ, χωι τον Βασίλειο Μανουρά, υποψήφιο διδάκτορα της ΣΗΜΜΥ του ΕΜΠ, χωρίς τους οποίους η ολοκλήρωση της διπλωματικής μου εργασίας θα ήταν αδύνατη. Ακόμα, ευχαριστώ τον κύριο Ευάγγελο Χριστοφόρου ως μέλος της τριμελούς εξεταστικής μου επιτροπής καθώς και όλους τους καθηγητές του ΕΜΠ με τους οποίους συνεργάστηκα και απέκτησα χρήσιμες γνώσεις.

Έπειτα, θα ήθελα να ευχαριστήσω τους φίλους μου, παλιούς και νέους, για τις συζητήσεις, τις όμορφες στιγμές και γενικότερα την αλληλεπίδραση που είχαμε τόσο εντός όσο και εκτός σχολής.

Πάνω όμως από όλους και όλα, θα ήθελα να ευχαριστήσω εγκάρδια την οικογένειά μου, τους γονείς μου, Ηλία και Κωνσταντινιά - Ελένη, και την αδερφή μου, Χρυσούλα, για την αγάπη, τη φροντίδα, τη συμπαράσταση, την ηθική και υλική υποστήριξη που μου παρείχαν όχι μόνο στα πέντε αυτά χρόνια των προπτυχιακών μου σπουδών αλλά και σε όλα τα υπόλοιπα.

> Φώτιος Κολοβός Οκτώβριος 2024

Αφιερώνεται στην οικογένειά μου Φώτιος Κολοβός

Περιεχόμενα

П٤	ερίληψη	4
Ał	ostract	5
Eι	υχαριστίες	6
П٤	εριεχόμενα	8
K	ατάλογος Σχημάτων	10
K	ατάλογος Πινάκων	17
1	Το ψηφιαχό σύστημα επικοινωνιών 1.1 Πλεονεχτήματα – Μειονεχτήματα ψηφιαχών επικοινωνιών 1.2 Το ψηφιαχό σύστημα εχπομπής	18 19 20 20 21 24 24 24 25 25 25 25
2	Σχεδίαση 8-PAM πομποδέκτη στο SystemVue 2.1 Το σύστημα εκπομπής του 8-PAM πομποδέκτη	27 27 29 30 36 42
	3.1 Η τεχνολογία SOI	42 42 42

		3.1.3	Πλεονεκτήματα της SOI τεχνολογίας	43
		3.1.4	PD - SOI και FD - SOI διατάξεις	46
	3.2	Stack-	up της τεχνολογίας FD - SOI 22nm CMOS	46
	3.3	Τρανζ	ίστορ	49
		3.3.1	Super-Low $V_{threshold}$ nfet (slvtnfet)	49
		3.3.2	Super-Low $V_{threshold}$ pfet (slvtpfet)	51
		3.3.3	Low $V_{threshold}$ nfet (lvtnfet)	52
		3.3.4	Low $V_{threshold}$ pfet (lvtpfet)	53
		3.3.5	Regular $V_{threshold}$ nfet (nfet) $\ldots \ldots \ldots \ldots \ldots \ldots$	54
	3.4	Ωμικά	στοιχεία (Diffusion resistor)	55
	3.5	Χωρητ	κικά στοιχεία (1.8 Volt alternative-polarity MOM capacitor)	56
	3.6	Επαγω	ογικά στοιχεία - Μετασχηματιστές	57
		3.6.1	Interleaved, Primary-tapped	57
		3.6.2	Stacked, Primary-tapped	60
		3.6.3	Stacked, Dual-tapped \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots	63
Λ	$\nabla \mathbf{v}$	-Siam	\mathbf{x}	66
4	$\sum_{A \in \mathcal{A}} \chi_{a}$	εδίαση Μελέτ	και προσομοίωση του 8-PAM διαμορφωτή	66 66
4	Σχε 4.1 4.2	εδίαση Μελέτ Πούτη	γ και προσομοίωση του 8-PAM διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67
4	Σχε 4.1 4.2	εδίαση Μελέτ Πρώτη	γαι προσομοίωση του 8-PAM διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72
4	Σχε 4.1 4.2 4.3	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη	γ και προσομοίωση του 8-PAM διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη	γ και προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1	γαι προσομοίωση του 8-PAM διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 82
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 83
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3 4.4.4	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 83 84
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3 4.4.4 4.4.5	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 83 83 84 85
4	Σχε 4.1 4.2 4.3 4.4	 δίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3 4.4.4 4.4.5 4.4.6 4.4.7 	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 83 84 85 90
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3 4.4.4 4.4.5 4.4.6 4.4.7	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 83 84 85 90 106
4	Σχε 4.1 4.2 4.3 4.4	εδίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3 4.4.4 4.4.5 4.4.6 4.4.7 4.4.8	γαι προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 67 72 77 77 80 83 84 85 90 106 111
4	 Σχε 4.1 4.2 4.3 4.4 	 δίαση Μελέτ Πρώτη Δεύτε Τρίτη 4.4.1 4.4.2 4.4.3 4.4.4 4.4.5 4.4.6 4.4.7 4.4.8 	η και προσομοίωση του 8-ΡΑΜ διαμορφωτή η της προτεινόμενης τοπολογίας	66 66 67 72 77 77 80 83 84 85 90 106 111 113

Κατάλογος Σχημάτων

1.1	Γενικό διάγραμμα τηλεπικοινωνιακής ζεύξης	18
1.2	Λειτουργικό διάγραμμα συστήματος εκπομπής ψηφιακών επικοινωνιών	20
1.3	Λειτουργικό διάγραμμα βαθμίδας βασικής ζώνης του ψηφιακού συ-	
	στήματος εκπομπής	20
1.4	Λειτουργικό διάγραμμα βαθμίδας ψηφιακής διαμόρφωσης του ψηφια-	
	κού συστήματος εκπομπής	22
1.5	Αντιστοίχιση ακολουθίας βιτς σε σύμβολο	22
1.6	Μορφοποίηση συμβόλων	22
1.7	Λειτουργικό διάγραμμα για την αρχιτεκτονική της απευθείας άνω με-	
	τατροπής συχνότητας	23
1.8	Λειτουργικό διάγραμμα για την αρχιτεκτονική της άνω μετατροπής	
	συχνότητας με χρήση ενδιάμεσης συχνότητας, όπου α) BSF (Band	
	Select Filter): Ζωνοπερατό φίλτρο περί την IF συχνότητα και β)	
	IRF (Image Reject Filter): Φίλτρο απόρριψης ειδώλου	23
1.9	Λειτουργικό διάγραμμα για την αρχιτεκτονική της απευθείας διαμόρ-	
	φωσης, όπου οι διαδικασίες της μορφοποίησης συμβόλου και της δια-	
	μόρφωσης πραγματοποιούνται ταυτόχρονα (χωρίς την παρουσία μίκτη)	23
1.10	Λειτουργικό διάγραμμα βαθμίδας RF	24
1.11	Λειτουργικό διάγραμμα συστήματος λήψης ψηφιακών επικοινωνιών .	24
1.12	Λειτουργικό διάγραμμα για την αρχιτεκτονική του ομόδυνου δέκτη,	
	όπου α) BSF (Band Select Filter): Ζωνοπερατό φίλτρο περί την RF	
	συχνότητα, β) LNA: Low Noise Amplifier και γ) AMP: Amplifier	25
1.13	Λειτουργικό διάγραμμα για την αρχιτεκτονική του υπερετερόδυνου	
	δέκτη, όπου α) BSF (Band Select Filter): Ζωνοπερατό φίλτρο περί	
	την RF συχνότητα, β) LNA: Low Noise Amplifier, γ) IRF (Image	
	Reject Filter): Φίλτρο απόρριψης ειδώλου, δ) CSF (Channel Select	
	Filter): Ζωνοπερατό φίλτρο περί την ΙΓ συχνότητα και ε) ΑΜΡ	
	(Amplifier): Ενισχυτής ενδιάμεσης συχνότητας	25
1.14	Σύμφωνη ψηφιαχή αποδιαμόρφωση	26
1.15	Λειτουργικό διάγραμμα βαθμίδας βασικής ζώνης του ψηφιακού συ-	
	στήματος λήψης	26

2.1	Λειτουργικό διάγραμμα του συστήματος εκπομπής του 8-PAM πο- μποδέκτη	27
2.2	Λειτουργικό διάγραμμα του συστήματος εκπομπής του 8-PAM πο- μποδέκτη (συνέχεια)	28
2.3	Αναπαράσταση ενός NRZ παλμού στο πεδίο του χρόνου και στο πεδίο	20
24	της συχνοτητας	29 30
2.4	Λειτουργικό διάγραμμα του συστήματος λήψης του 8-ΡΑΜ πομπο-	00
26		30 21
2.0 2.7	Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος εκ-	10
	πομπής	31
2.8	Τροποποιημένος αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του	
	συστήματος εκπομπής με χρήση Gray κωδικοποίησης	32
2.9	Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος εκ-	
	πομπής, όπως προκύπτει από το SystemVue	32
2.10	Μέρος της ακολουθίας των φιλτραρισμένων μεταδιδόμενων συμβόλων	32
2.11	Το φάσμα των φιλτραρισμένων μεταδιδόμενων συμβόλων	33
2.12	Το φάσμα του διαμορφωμένου σήματος	33
2.13	Μέρος της ακολουθίας των λαμβανόμενων συμβόλων	34
2.14	Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος	
	λήψης, όπως προχύπτει από το SystemVue	35
2.15	Μέρος της ακολουθίας των bits εξόδου με τη μορφή NRZ παλμών	36
2.16	Καμπύλη για τη μη γραμμική συμπεριφορά του συστήματος	37
2.17	Σχέση μεταξύ των τιμών των συμβόλων στην είσοδο του Lowpass	
	Filter του συστήματος εκπομπής και στην έξοδο του Lowpass Filter	
	του συστήματος λήψης	37
2.18	Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος εχ-	
	πομπής, όπως προκύπτει από το SystemVue	38
2.19	Μέρος της ακολουθίας των φιλτραρισμένων μεταδιδόμενων συμβόλων	38
2.20	Το φάσμα των φιλτραρισμένων μεταδιδόμενων συμβόλων	38
2.21	Το φάσμα του διαμορφωμένου σήματος	39
2.22	Μέρος της ακολουθίας των λαμβανόμενων συμβόλων	39
2.23	Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος	
	λήψης, όπως προκύπτει από το SystemVue	41
2.24	Μέρος της ακολουθίας των bits εξόδου με τη μορφή NRZ παλμών	41
3.1	Οι δομές των Bulk – Silicon και SOI διατάξεων	43
3.2	Οι παρασιτικές γωρητικότητες των Bulk - Silicon και SOI διατάξεων	43
3.3	Συνδεσμολογία που φαγερώνει το πλεονέχτημα της ανεξάστητης πόλω-	
	σης του ακροδέκτη body των SOI τρανζίστορ	44

3.4	Layout του λογικού αντιστροφέα CMOS	45
3.5	Τομές των PD - SOI και FD - SOI τρανζίστορ	46
3.6	Stack-up υπό ορθή κλίμακα	47
3.7	Stack-up υπό κατάλληλη για την κατανόησή του κλίμακα	48
3.8	Σχηματικό του slvtnfet	49
3.9	Layout του slvtnfet (χάτοψη)	49
3.10	Layout του slvtnfet (τομή)	50
3.11	Ρεύμα I_{ds} συναρτήσει της τάσης V_{gs} με παράμετρο την τάση V_{ds} και $\frac{W}{L} = \frac{2.4 \text{ um}}{20 \text{ nm}} \dots \dots$	50
3.12	Ρεύμα I_{ds} συναρτήσει της τάσης V_{ds} με παράμετρο την τάση V_{gs} και $\frac{W}{L} = \frac{2.4 \ um}{20 \ nm}$	50
3.13	Σχηματικό του slvtpfet	51
3.14	Layout του slvtpfet (χάτοψη)	51
3.15	Layout του slvtpfet (τομή) \ldots \ldots \ldots \ldots \ldots \ldots	51
3.16	Σχηματικό του lvtnfet	52
3.17	Layout του lvtnfet (χάτοψη) – Η τομή είναι η ίδια με αυτή στο Σχήμα	
	3.10	52
3.18	Σχηματικό του lvtpfet	53
3.19	Layout του lvtpfet (κάτοψη) – Η τομή είναι η ίδια με αυτή στο Σχήμα	
	3.15	53
3.20	Σχηματικό του nfet	54
3.21	Layout του nfet (χάτοψη)	54
3.22	Layout του nfet (τομή)	54
3.23	Diffusion resistor: Σχηματιχό	55
3.24	Diffusion resistor: Layout (χάτοψη)	55
3.25	MOM capacitor: Σχηματικό	56
3.26	MOM capacitorr: Layout (χάτοψη)	56
3.27	Interleaved, Primary-tapped: Σχηματικό	57
3.28	Interleaved, Primary-tapped: Layout (κάτοψη)	57
3.29	Interleaved, Primary-tapped: 3D αναπαράσταση	58
3.30	Αυτεπαγωγή πρωτεύοντος	59
3.31	Αυτεπαγωγή δευτερεύοντος	59
3.32	Παράγοντας ποιότητας πρωτεύοντος	59
3.33	Παράγοντας ποιότητας δευτερεύοντος	59
3.34	Συντελεστής σύζευξης	59
3.35	Stacked, Primary-tapped: Σχηματικό	60
3.36	Stacked, Primary-tapped: Layout (χάτοψη)	60
3.37	Stacked, Primary-tapped: 3D αναπαράσταση	61
3.38	Αυτεπαγωγή πρωτεύοντος	62
3.39	Αυτεπαγωγή δευτερεύοντος	62
3.40	Παράγοντας ποιότητας πρωτεύοντος	62

3.41	Παράγοντας ποιότητας δευτερεύοντος	62
3.42	Συντελεστής σύζευξης	62
3.43	Stacked, Dual-tapped: Σύμβολο του extracted model	63
3.44	Stacked, Dual-tapped: Layout (χάτοψη)	63
3.45	Stacked, Dual-tapped: 3D αναπαράσταση	64
3.46	Αυτεπαγωγή πρωτεύοντος	65
3.47	Αυτεπαγωγή δευτερεύοντος	65
3.48	Παράγοντας ποιότητας πρωτεύοντος	65
3.49	Παράγοντας ποιότητας δευτερεύοντος	65
3.50	Συντελεστής σύζευξης	65
4.1	Λειτουργικό διάγραμμα της προτεινόμενης τοπολογίας για τον 8-PAM	
	διαμορφωτή	66
4.2	Σ χηματικό της πρώτης σχεδίασης του 8-PAM διαμορφωτή	67
4.3	Σχηματικό του DAC	68
4.4	Σχηματικό του ψηφιακού κυκλώματος	68
4.5	Σχηματικό του ψηφιακού κυκλώματος (συνέχεια)	68
4.6	A πόκριση συχνότητας του συντονισμένου φίλτρου C_2-T_2 για κάθε	
	συνδυασμό των 3 bits	70
4.7	Κέρδος βρόχου του ταλαντωτή συναρτήσει της συχνότητας	70
4.8	Απόκριση εξόδου συναρτήσει του χρόνου	71
4.9	Σχηματικό της δεύτερης σχεδίασης του 8-ΡΑΜ διαμορφωτή	72
4.10	Σχηματικά και σύμβολα του αντιστροφέα (αριστερά) και της πύλης	
	ΝΑΝΟ 3 εισόδων (δεξιά)	72
4.11	Σχηματικό του αποκωδικοποιητή	73
4.12	Σχηματικό του αποκωδικοποιητή (συνέχεια)	73
4.13	Απόκριση συχνότητας του συντονισμένου φίλτρου C2 - T2 για κάθε	
	συνδυασμό των 3 bits	75
4.14	Κέρδος βρόχου του ταλαντωτή συναρτήσει της συχνότητας	75
4.15	Απόκριση εξόδου συναρτήσει του χρόνου	76
4.16	Αρχικό σχηματικό της τρίτης σχεδίασης του 8-ΡΑΜ διαμορφωτή .	77
4.17	${ m A}$ πόκριση συχνότητας του συντονισμένου φίλτρου C_2 - T_2 για κάθε	
	συνδυασμό των 3 bits	78
4.18	Κέρδος βρόχου του ταλαντωτή συναρτήσει της συχνότητας	79
4.19	Απόκριση εξόδου συναρτήσει του χρόνου	80
4.20	Σχηματικό της τρίτης σχεδίασης του 8-ΡΑΜ διαμορφωτή με τους	
	stacked, dual - tapped μετασχηματιστές	80
4.21	Απόκριση εξόδου συναρτήσει του χρόνου	81
4.22	Απόκριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 12	
	Gbps	82

4.23	Απόχριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 12	
	${ m Gbps}$ με σημειωμένα με κόκκινο χρώμα τα 8 διαφορετικά πλάτη του	
	ημιτονιχού σήματος	82
4.24	Απόκριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 12	
	Gbps όταν η τιμή του πλάτους εξόδου εναλλάσσεται από τη μικρότερη	
	στη μεγαλύτερη και αντίστροφα	83
4.25	Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος	
	λήψης, όπως προκύπτει από το SystemVue	84
4.26	Σχηματικό το layout του οποίου πρόκειται να σχεδιαστεί	84
4.27	Layout του σχηματικού του Σχήματος 4.25	84
4.28	4-PAM διαμορφωτής: Παράδειγμα για την πρώτη εναλλακτική	85
4.29	4-PAM διαμορφωτής: Απόχριση εξόδου συναρτήσει του χρόνου για	
	το παράδειγμα της πρώτης εναλλακτικής	86
4.30	4-PAM διαμορφωτής: Παράδειγμα για την δεύτερη εναλλακτική	86
4.31	4-ΡΑΜ διαμορφωτής: Απόχριση εξόδου συναρτήσει του χρόνου για	
	το παράδειγμα της δεύτερης εναλλακτικής	87
4.32	2-ΡΑΜ διαμορφωτής: Παράδειγμα για την πρώτη εναλλακτική	88
4.33	2-ΡΑΜ διαμορφωτής: Απόχριση εξόδου συναρτήσει του χρόνου για	
	το παράδειγμα της πρώτης εναλλαχτιχής	88
4.34	2-PAM διαμορφωτής: Παράδειγμα για την δεύτερη εναλλακτική	89
4.35	2-ΡΑΜ διαμορφωτής: Απόχριση εξόδου συναρτήσει του χρόνου για	
	το παράδειγμα της δεύτερης εναλλακτικής	89
4.36	2-ΡΑΜ διαμορφωτής: Παράδειγμα για την τρίτη εναλλακτική	90
4.37	Κύχλωμα Bandgap	91
4.38	Κύκλωμα Bandgap (συνέχεια)	91
4.39	Start-up Circuit	92
4.40	Operational Transconductance Amplifier	93
4.41	Το χύχλωμα Bandgap ως σύμβολο	93
4.42	$V_{DD} = 0.8 \text{ V} \dots $	94
4.43	$V_{DD} = 0.9 \text{ V} \dots $	94
4.44	$V_{DD} = 1 \text{ V} \dots $	94
4.45	$V_{DD} = 0.9$ V και T = 27 °C	95
4.46	$V_{DD} = 1 \text{ V}$ xai $\text{T} = -40 \text{ °C}$	95
4.47	$V_{DD} = 0.8 \text{ V}$ xal T = 125 °C	95
4.48	$V_{DD} = 1$ V και T = 125 °C	95
4.49	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	95
4.50	$V_{DD} = 0.9 \text{ V}$ xal T = 27 °C	96
4.51	$V_{DD} = 1 \text{ V} \times \alpha \text{I} \text{ T} = -40 \text{ °C} \dots \dots$	96
4.52	$V_{DD} = 0.8 \text{ V}$ xal T = 125 °C	96
4.53	$V_{DD} = 1$ V και T = 125 °C	96
4.54	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	96

4.55	$V_{DD} = 0.9$ V και T = 27 °C	97
4.56	$V_{DD} = 1$ V жа ц $\mathrm{T} = -40~^{\circ}\mathrm{C}$	97
4.57	$V_{DD} = 0.8$ V και T = 125 °C	97
4.58	$V_{DD} = 1$ V και T = 125 °C	97
4.59	$V_{DD} = 0.8$ V και T = -40 °C	97
4.60	$V_{DD} = 0.8 \text{ V} \dots $	98
4.61	$V_{DD} = 0.9 \text{ V} \dots $	98
4.62	$V_{DD} = 1 \text{ V} \dots $	98
4.63	$V_{DD} = 0.9$ V και T = 27 °C	99
4.64	$V_{DD} = 1$ V και T = -40 °C	99
4.65	$V_{DD} = 0.8$ V και T = 125 °C	99
4.66	$V_{DD} = 1$ V και T = 125 °C	99
4.67	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	99
4.68	$V_{DD} = 0.9 \text{ V}$ xai $T = 27 \text{ °C}$	00
4.69	$V_{DD} = 1$ V και T = -40 °C	00
4.70	$V_{DD} = 0.8$ V και T = 125 °C	00
4.71	$V_{DD} = 1$ V και T = 125 °C	00
4.72	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	00
4.73	$V_{DD} = 0.9 \text{ V}$ xal T = 27 °C	01
4.74	$V_{DD} = 1$ V και T = -40 °C	01
4.75	$V_{DD} = 0.8 \text{ V}$ xai $T = 125 \text{ °C} \dots \dots$	01
4.76	$V_{DD} = 1 \text{ V}$ xai $T = 125 \text{ °C} \dots \dots$	01
4.77	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	01
4.78	$V_{DD} = 0.8 \text{ V} \dots $	02
4.79	$V_{DD} = 0.9 \text{ V} \dots $	02
4.80	$V_{DD} = 1 \text{ V} \dots $	02
4.81	$V_{DD} = 0.9 \text{ V}$ xal T = 27 °C	03
4.82	$V_{DD} = 1 \text{ V xal } T = -40 \text{ °C} \dots \dots$	03
4.83	$V_{DD} = 0.8 \text{ V}$ xal $T = 125 \text{ °C}$	03
4.84	$V_{DD} = 1 \text{ V } \text{ xal } T = 125 \text{ °C} \dots \dots$	03
4.85	$V_{DD} = 0.8 \text{ V}$ xal $T = -40 \text{ °C}$	03
4.86	$V_{DD} = 0.9 \text{ V}$ xal T = 27 °C	04
4.87	$V_{DD} = 1 \text{ V xal } T = -40 \text{ °C} \dots \dots$	04
4.88	$V_{DD} = 0.8 \text{ V}$ xal $T = 125 \text{ °C}$	04
4.89	$V_{DD} = 1 \text{ V xal } T = 125 \text{ °C} \dots \dots$	04
4.90	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	04
4.91	$V_{DD} = 0.9 \text{ V}$ xal $T = 27 \text{ °C}$	05
4.92	$V_{DD} = 1 \text{ V xal } T = -40 \text{ °C} \dots \dots$	05
4.93	$V_{DD} = 0.8 \text{ V}$ xai $T = 125 \text{ °C} \dots \dots$	05
4.94	$V_{DD} = 1 \text{ V xal } T = 125 \text{ °C} \dots \dots$	05
4.95	$V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	05

4.96 Σχηματικό του LDO	106
4.97 Ο LDΟ ως σύμβολο	106
4.98 $V_{DD} = 0.8 \text{ V}$	107
4.99 $V_{DD} = 0.9 \text{ V}$	107
$4.100V_{DD} = 1 \text{ V} \dots $	107
$4.101V_{DD} = 0.9 \text{ V}$ xal $\text{T} = 27 \text{ °C}$	108
$4.102V_{DD} = 1 \text{ V}$ xal T = -40 °C	108
$4.103V_{DD} = 0.8 \text{ V}$ xal T = 125 °C	108
$4.104V_{DD} = 1 \text{ V xat } T = 125 \text{ °C} \dots \dots$	108
$4.105V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	108
$4.106V_{DD} = 0.9 \text{ V}$ xal $\text{T} = 27 \text{ °C}$	109
$4.107V_{DD} = 1 \text{ V xat } \text{T} = -40 \text{ °C}$	109
$4.108V_{DD} = 0.8 \text{ V}$ xal T = 125 °C	109
$4.109V_{DD} = 1 \text{ V xat } T = 125 \text{ °C} \dots \dots$	109
$4.110V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	109
$4.111V_{DD} = 0.9 \text{ V}$ xal $\text{T} = 27 \text{ °C}$	110
$4.112V_{DD} = 1 \text{ V xat } \text{T} = -40 \text{ °C}$	110
$4.113V_{DD} = 0.8 \text{ V}$ xal T = 125 °C	110
$4.114V_{DD} = 1 \text{ V xal } \text{T} = 125 \text{ °C} \dots \dots$	110
$4.115V_{DD} = 0.8 \text{ V}$ xal T = -40 °C	110
4.116Πλήρες σγηματικό της τρίτης σγεδίασης του 8-PAM διαμορφωτή	111
4.117Απόχριση εξόδου συναρτήσει του γρόνου για ρυθμό μετάδοσης 6 Gbps	111

Κατάλογος Πινάκων

 2.1 2.2 2.3 2.4 2.5 2.6 	Αντιστοίχιση αχολουθίας bits σε σύμβολο Επεξήγηση της δομιχής μονάδας delay Αντιστοίχιση συμβόλου σε αχολουθία bits Αντιστοίχιση αχολουθίας bits σε σύμβολο Επεξήγηση της δομιχής μονάδας delay Αντιστοίχιση συμβόλου σε αχολουθία bits	31 35 35 37 40 40
$3.1 \\ 3.2$	BEOL Metallization Summary	46 47
 4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8 	Ηλεχτρονικά στοιχεία του σχηματικού του Σχήματος 4.2 Πλάτος της τάσης εξόδου συναρτήσει των bits	69 69 74 74 77 78 85
4.9	λαχτιχή	87
4.10	Πλάτος της τάσης εξόδου συναρτήσει των bits για την δεύτερη εναλ- λαχτιχή	89
4.11	Πλάτος της τάσης εξόδου συναρτήσει των bits για την δεύτερη εναλ-	90
4.12	Ηλεκτρονικά στοιχεία του σχηματικού του Σχημάτων 4.37, 4.38 και 4.39	92
4.13 4.14 4.15	Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.40 Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.96 Διακύμανση των τιμών του πλάτους της τάσης εξόδου με PVT Vari- ations	93 106 112

Κεφάλαιο 1 Το ψηφιαχό σύστημα επιχοινωνιών

Τα ψηφιακά συστήματα επικοινωνιών αποσκοπούν στην αξιόπιστη μετάδοση ψηφιακής πληροφορίας από κάποιο σημείο σε άλλο ή άλλα απομακρυσμένα σημεία. Η διακίνηση της ψηφιακής πληροφορίας γίνεται με χρήση ηλεκτρομαγνητικών κυμάτων. Η μετάδοση του διαμορφωμένου σήματος, στο οποίο ενσωματώνεται η προς μετάδοση ψηφιακής μορφής πληροφορία, προϋποθέτει την πραγματοποίηση μιας σειράς διαδικασιών στα σημεία εκπομπής και λήψης. Στόχος των διαδικασιών αυτών είναι η αντιμετώπιση των φυσικών μηχανισμών και άλλων παραγόντων που επιδρούν δυσμενώς στη μετάδοση των τηλεπικοινωνιακών σημάτων.

Όπως συμβαίνει και με τις αναλογικές επικοινωνίες, ένα σύστημα ψηφιακών επικοινωνιών περιλαμβάνει σύστημα εκπομπής και σύστημα λήψης, μεταξύ των οποίων παρεμβάλλεται ο δίαυλος μετάδοσης. Η διαφορά μεταξύ ενός αναλογικού και ενός ψηφιακού συστήματος επικοινωνιών έγκειται στην μορφή της προς μετάδοση πληροφορίας, η οποία είναι αναλογική ή ψηφιακή, αντίστοιχα.



Σχήμα 1.1: Γενικό διάγραμμα τηλεπικοινωνιακής ζεύξης

Στο σύστημα εκπομπής, που αποτελεί τον αποστολέα της πληροφορίας, η πληροφορία ενσωματώνεται στο ηλεκτρικής μορφής σήμα πληροφορίας, το οποίο, στη συνέχεια, μέσω της διαδικασίας της διαμόρφωσης, ενσωματώνεται στο διαμορφωμένο σήμα. Η τελική βαθμίδα του συστήματος εκπομπής μετατρέπει το ηλεκτρικής μορφής διαμορφωμένο σήμα σε ηλεκτρομαγνητικής μορφής οντότητα, κατάλληλη για μετάδοση μέσω του διαύλου.

Στο δίαυλο, το ηλεκτρομαγνητικής μορφής διαμορφωμένο σήμα που δημιουργήθηκε από το σύστημα εκπομπής, υφίσταται την επίδραση δυσμενών για τη μετάδοση φυσικών μηχανισμών (εξασθένηση, παραμόρφωση) και επιβαρυντικών για τη μετάδοση οντοτήτων (θόρυβος, παρεμβολές). Συνεπώς, κατά τη μετάδοσή του μέσω του διαύλου, το διαμορφωμένο σήμα εξασθενεί και αλλοιώνεται με αποτέλεσμα να φτάνει στο σύστημα λήψης υπό διαφορετική μορφή σε σχέση με αυτήν που είχε στην έξοδο του συστήματος εκπομπής από την οποία είχε εισαχθεί στο δίαυλο.

Στο σύστημα λήψης, το διαμορφωμένο σήμα λήψης μετατρέπεται σε ηλεκτρικής μορφής οντότητα, η οποία, μετά από μια σειρά διαδικασιών αντίστροφων αυτών που πραγματοποιήθηκαν στο σύστημα εκπομπής, οδηγεί στην αναπαραγωγή της πληροφορίας στον προορισμό της.

1.1 Πλεονεκτήματα – Μειονεκτήματα ψηφιακών επικοινωνιών

Τα κύρια πλεονεκτήματα των ψηφιακών τηλεπικοινωνιακών συστημάτων έναντι των αναλογικών είναι:

- Αντοχή στο θόρυβο. Στις ψηφιαχές επιχοινωνίες εφαρμόζονται τεχνιχές διαμόρφωσης και χωδιχοποίησης (για ανίχνευση και διόρθωση λαθών), οι οποίες παρέχουν μεγάλη αντοχή στο θόρυβο που εισάγει το χανάλι επιχοινωνίας.
- Κρυπτογράφηση. Κρυπτογράφηση της πληροφορίας μπορεί να γίνει και στα αναλογικά συστήματα αλλά με σημαντικά μικρότερο βαθμό ασφάλειας. Τα ψηφιακά τηλεπικοινωνιακά συστήματα επιτρέπουν την εφαρμογή τεχνικών κρυπτογράφησης με υψηλό επίπεδο ανθεκτικότητας σε υποκλοπές, ενώ παρέχουν και τη δυνατότητα πιστοποίησης του αποστολέα.
- Ευκολότερος σχεδιασμός, χαμηλό κόστος και μικρό μέγεθος. Η χρήση της τεχνολογίας ολοκληρωμένων κυκλωμάτων έχει ως αποτέλεσμα την ευκολότερη σχεδίαση και την κατασκευή συσκευών χαμηλού κόστους και μικρού μεγέθους, συγκρινόμενες με τις αντίστοιχες στα αναλογικά συστήματα.
- Ευελιξία. Δυνατότητα σχεδιασμού με αρθρωτή αρχιτεκτονική (modular architecture) ώστε να μπορούν εύκολα να επεκταθούν.
- Τεχνικές πολλαπλής προσπέλασης με διαίρεση χρόνου (TDMA) ή / και διαίρεση κώδικα (CDMA). Είναι ένα από τα πιο σημαντικά πλεονεκτήματα των ψηφιακών συστημάτων έναντι των αναλογικών, το οποίο επιτρέπει πολύ μεγάλη αύξηση της χωρητικότητας σε συστήματα με πολλούς χρήστες (για παράδειγμα στις κινητές επικοινωνίες).
- Αξιόπιστη επεξεργασία σήματος. Η ψηφιαχή μορφή της πληροφορίας επιτρέπει την εφαρμογή προηγμένων τεχνιχών επεξεργασίας σήματος, οι οποίες βελτιώνουν σημαντιχά την παρεχόμενη ποιότητα υπηρεσίας (Quality of Service, QoS).
- Υπηρεσίες πολυμέσων. Παρόμοια αντιμετώπιση ανεξάρτητα από το είδος της πληροφορίας (φωνή, κείμενο, εικόνα, ιδεο). Το πλεονέκτημα αυτό δίνει τη δυνατότητα παροχής υπηρεσιών πολυμέσων μέσω μιας ενιαίας συσκευής.

 Τα ψηφιαχά συστήματα δίνουν τη δυνατότητα αξιόπιστης αποθήχευσης χαι ανάχτησης της πληροφορίας.

Το μοναδικό ίσως μειονέκτημα των ψηφιακών τηλεπικοινωνιακών συστημάτων έναντι των αναλογικών είναι η ανάγκη για ακριβή συγχρονισμό μεταξύ πομπού και δέκτη. Αν και συγχρονισμός απαιτείται και στα αναλογικά συστήματα (για παράδειγμα η εκτίμηση της φάσης σε σύμφωνους δέκτες), ελλιπής συγχρονισμός ή έλλειψη συγχρονισμού σε ψηφιακά συστήματα οδηγεί σε σφάλματα κατά την ανίχνευση των συμβόλων στο δέκτη και επομένως σε υποβάθμιση της ποιότητας επικοινωνίας. Το πρόβλημα αυτό γίνεται εντονότερο σε δίκτυα με πολλούς χρήστες, όπου επιπλέον απαιτείται συγχρονισμός μεταξύ των χρηστών.

1.2 Το ψηφιακό σύστημα εκπομπής

Το ψηφιακό σύστημα εκπομπής αποσκοπεί στην ενσωμάτωση της ψηφιακής πληροφορίας στο διαμορφωμένο σήμα και τη σύζευξη του τελευταίου στον τηλεπικοινωνιακό δίαυλο. Υπό τον όρο σύζευξη στον τηλεπικοινωνιακό δίαυλο εννοείται, κατά περίπτωση, η εκπομπή του διαμορφωμένου σήματος στις ασύρματες επικοινωνίες ή η έγχυση του διαμορφωμένου σήματος στο ενσύρματο μέσο μετάδοσης. Το λειτουργικό διάγραμμα του συστήματος εκπομπής ενός συστήματος ψηφιακών επικοινωνιών απεικονίζεται στο Σχήμα 1.2, όπου διακρίνονται οι τρεις κύριες βαθμίδες.



Σχήμα 1.2: Λειτουργικό διάγραμμα συστήματος εκπομπής ψηφιακών επικοινωνιών

1.2.1 Βαθμίδα βασικής ζώνης

Η βαθμίδα βασικής ζώνης περιλαμβάνει τρεις θεμελιώδεις διαδικασίες που αφορούν:

- i . τη διαχείριση της ψηφιαχής πληροφορίας,
- ii . την κρυπτογράφηση και
- iii . την κωδικοποίηση καναλιού.



Σχήμα 1.3: Λειτουργικό διάγραμμα βαθμίδας βασικής ζώνης του ψηφιακού συστήματος εκπομπής

Σύμφωνα με το Σχήμα 1.3, την είσοδο της βαθμίδας βασικής ζώνης αποτελούν οι ροές από διαφορετικές πηγές πληροφορίας, έστω nροές όπου η πληροφορία είναι

σε ψηφιακή μορφή και m poές όπου η πληροφορία είναι σε αναλογική μορφή. Αν η πληροφορία είναι σε αναλογική μορφή, τότε πραγματοποιείται μετατροπή των αναλογικών σημάτων σε ψηφιακή μορφή μέσω των μετατροπέων αναλογικού σήματος σε ψηφιακό (Analog to Digital Converter, ADC). Συνεπώς, εξαιτίας των ADC, στη μονάδα διαχείρισης ψηφιακής πληροφορίας εισέρχονται n + m ακολουθίες αποτελούμενες από bits.

Η διαχείριση της ψηφιαχής πληροφορίας περιλαμβάνει πολύπλεξη των n + m αχολουθιών από bits και τακτοποίηση των προς μετάδοση bits κατά τρόπο αντιστρεπτό στο κατά περίπτωση σύστημα λήψης, εφόσον, όπως συνήθως συμβαίνει στην πράξη, η μετάδοση πολυπλεγμένων σημάτων προορίζεται για πολλαπλούς αποδέκτες. Για τη συστηματική πολύπλεξη / διαχείριση της ψηφιαχής πληροφορίας στο σύστημα εκπομπής, εισάγονται πρόσθετα ψηφία (bits) ώστε σε κάθε επιμέρους ακολουθία να αποδίδονται ο προορισμός και οι αναγκαίες πληροφορίες για την ανασυναρμολόγηση της ψηφιαχής πληροφορίας στο σύστημα λήψης καθώς και οι αντίστοιχες προδιαγραφές μετάδοσης. Τα πρόσθετα αυτά ψηφία διαχείρισης της συνολικής ροής ψηφίων που προχύπτει στην έξοδο της μονάδας διαχείρισης ψηφιαχής πληροφορίας επιφέρουν μείωση του ωφέλιμου ρυθμού μετάδοσης, ο οποίος αφορά τη μετάδοση μόνο των ψηφίων πληροφορίας. Σημειώνεται πως η μονάδα διαχείριση της ψηφιαχής πληροφορίας είναι αναγκαία μόνο κατά τη μετάδοση πολλαπλών ροών πληροφορίας, ενώ, σε αντίθετη περίπτωση, η ύπαρξή της είναι περιττή.

Στη συνέχεια, έχοντας στην έξοδο της μονάδας διαχείρισης ψηφιαχής πληροφορίας μια ενιαία ροή ψηφιαχής πληροφορίας (bits), η χρυπτογράφηση αναφέρεται σε τεχνικές κωδικοποίησης των bits με σκοπό την αποφυγή υποκλοπών κατά τη μετάδοση. Αχολούθως, η χωδιχοποίηση χαναλιού υλοποιεί τεχνιχές για την πρόσδοση αυτοδιορθωτικής ικανότητας στην ενιαία ροή ψηφίων, η οποία επιτυγχάνεται μέσω της κωδικοποίησης για διόρθωση λαθών. Μέσω της διαδικασίας αυτής, προσδίδεται ευφυία στην προς μετάδοση ψηφιαχή πληροφορία ώστε, αξιοποιώντας το μηχανισμό κωδικοποίησης για διόρθωση λαθών, το σύστημα λήψης να είναι σε θέση να εντοπίζει και να διορθώνει ψηφία τα οποία, για διάφορους λόγους, έχουν αλλοιωθεί κατά τη μετάδοση. Με την κωδικοποίηση καναλιού αυξάνεται η αντοχή του συστήματος στο θόρυβο και στην παραμόρφωση του καναλιού ή σε άλλες αρνητικές επιπτώσεις. Από την άλλη πλευρά, ως αντιστάθμισμα της επιθυμητής αύξησης της αξιοπιστίας της μετάδοσης ψηφιαχής πληροφορίας, η χωδιχοποίηση για διόρθωση λαθών επιφέρει περαιτέρω μείωση του ωφέλιμου ρυθμού μετάδοσης, αφού ο μηχανισμός χωδιχοποίησης εισάγει πρόσθετα ψηφία πλεονασμού. Βέβαια, η προστασία έναντι των λαθών που προσφέρει η χωδιχοποίηση για διόρθωση λαθών εξαρτάται από το είδος κωδικοποίησης.

1.2.2 Βαθμίδα ψηφιαχής διαμόρφωσης

Η ενιαία ροή ψηφίων από την έξοδο της βαθμίδας βασικής ζώνης εισέρχεται στη βαθμίδα ψηφιακής διαμόρφωσης. Ένας Μ-αδικός διαμορφωτής τεμαχίζει την ενιαία



Σχήμα 1.4: Λειτουργικό διάγραμμα βαθμίδας ψηφιακής διαμόρφωσης του ψηφιακού συστήματος εκπομπής

ροή ψηφίων στην είσοδο της βαθμίδας ψηφιαχής διαμόρφωσης σε αχολουθίες από K bits $\{b_1, b_2, \ldots, b_K\}$ και αντιστοιχεί καθεμιά από αυτές τις αχολουθίες, όπως φαίνεται στο Σχήμα 1.5, σε ένα από τα $M = 2^K$ σύμβολα του αστερισμού του σχήματος διαμόρφωσης που χρησιμοποιείται. Το χάθε σύμβολο s_i (i = 1, 2, ..., M) χαραχτηρίζεται από 2 παραμέτρους, $s_{i,I}$ και $s_{i,Q}$, που είναι οι καρτεσιανές συντεταγμένες του σημείου που αποτελεί το σύμβολο του αστερισμού όταν αυτός απεικονισθεί επί του επιπέδου.

$$\begin{array}{c} \{b_1, b_2, ..., b_K\} \end{array} \begin{array}{c} \{0, 0, ..., 0, 0\} \rightarrow s_1 = (s_{1,i}, s_{1,Q}) \\ \{0, 0, ..., 0, 1\} \rightarrow s_2 = (s_{2,i}, s_{2,Q}) \\ \{0, 0, ..., 1, 0\} \rightarrow s_3 = (s_{3,i}, s_{3,Q}) \\ \vdots \\ \vdots \\ \{1, 1, ..., 1, 1\} \rightarrow s_M = (s_{M,i}, s_{M,Q}) \end{array}$$

Σχήμα 1.5: Αντιστοίχιση αχολουθίας βιτς σε σύμβολο

Έπειτα, οι συντεταγμένες του προς μετάδοση συμβόλου μορφοποιούνται με χρήση κατάλληλου παλμού μορφοποίησης και δημιουργούν το αναλογικής μορφής σήμα βασικής ζώνης. Το φάσμα των παλμών μορφοποίησης είναι συγκεντρωμένο γύρω από το 0 του άξονα των συχνοτήτων, δηλαδή οι παλμοί μορφοποίησης, και συνεπώς το σήμα βασικής ζώνης, είναι βαθυπερατά σήματα. Συνήθεις παλμοί μορφοποίησης είναι οι παλμοί NRZ (Non-Return-to-Zero) και οι παλμοί ανυψωμένου συνημιτόνου (Raised Cosine).



Σχήμα 1.6: Μορφοποίηση συμβόλων

Οι δύο έξοδοι της μονάδας μορφοποίησης συμβόλων διαμορφώνουν τις δύο ορθογώνιες εκδοχές του αδιαμόρφωτου φέροντος με σκοπό να δημιουργηθεί το διαμορφωμένο σήμα. Η ορθογώνια διαμόρφωση μπορεί να πραγματοποιηθεί με έναν από τους τρεις ακόλουθους τρόπους: Απευθείας άνω μετατροπή συχνότητας



Σχήμα 1.7: Λειτουργικό διάγραμμα για την αρχιτεκτονική της απευθείας άνω μετατροπής συχνότητας

Άνω μετατροπή συχνότητας με χρήση ενδιάμεσης συχνότητας



Σχήμα 1.8: Λειτουργικό διάγραμμα για την αρχιτεκτονική της άνω μετατροπής συχνότητας με χρήση ενδιάμεσης συχνότητας, όπου α) BSF (Band Select Filter): Ζωνοπερατό φίλτρο περί την IF συχνότητα και β) IRF (Image Reject Filter): Φίλτρο απόρριψης ειδώλου

Απευθείας διαμόρφωση



Σχήμα 1.9: Λειτουργικό διάγραμμα για την αρχιτεκτονική της απευθείας διαμόρφωσης, όπου οι διαδικασίες της μορφοποίησης συμβόλου και της διαμόρφωσης πραγματοποιούνται ταυτόχρονα (χωρίς την παρουσία μίκτη)



Σχήμα 1.10: Λειτουργικό διάγραμμα βαθμίδας RF

Πριν μεταδοθεί μέσω του τηλεπικοινωνιακού διαύλου το διαμορφωμένο σήμα ενισχύεται με χρήση ενισχυτών HPA (High Power Amplifier) ώστε να αποκτήσει ικανή ισχύ. Όμως, εκτός από την επιδιωκόμενη αύξηση της ισχύος του, η -συνήθως μη γραμμική- ενίσχυση έχει και δυσμενείς επιπτώσεις, μία εκ των οποίων είναι η φασματική εξάπλωση του διαμορφωμένου σήματος. Οι φασματικές ουρές, η δημιουργία των οποίων οφείλεται στη μη γραμμική ενίσχυση του διαμορφωμένου σήματος, καταπιέζονται από το ζωνοπερατό φίλτρο της βαθμίδας RF που ακολουθεί.

1.3 Ο τηλεπικοινωνιακός δίαυλος

Η μετάδοση των διαμορφωμένων σημάτων πραγματοποιείται είτε κατά ασύρματο τρόπο είτε κατά ενσύρματο τρόπο. Σε πολλές περιπτώσεις, για την υλοποίηση μιας τηλεπικοινωνιακής σύνδεσης συμμετέχουν και οι δύο τρόποι μετάδοσης. Κατά την ασύρματη μετάδοση, ο τηλεπικοινωνιακός δίαυλος είναι η γήινη ατμόσφαιρα, ενώ, κατά την ενσύρματη, είναι κάποιο ενσύρματο μέσο μετάδοσης, όπως ομοαξονικό καλώδιο ή κυματοδηγός. Σε κάθε περίπτωση ο τηλεπικοινωνιακός δίαυλος, που είναι το μέσο μετάδοσης, είναι ο φυσικός μηχανισμός που συμβάλλει στη δημιουργία σφαλμάτων που παρατηρούνται κατά τη λήψη της πληροφορίας στο δέκτη. Είσοδος στο μέσο μετάδοσης είναι το διαμορφωμένο σήμα, όπως αυτό δημιουργείται από το σύστημα εκπομπής, και έξοδος μια φθαρμένη εκδοχή του σήματος εισόδου. Η φθορά στην οποία υπόκειται το σήμα εισόδου από το μέσο οφείλεται στην εξασθένηση, την παραμόρφωση, το θόρυβο και τις παρεμβολές.

1.4 Το ψηφιακό σύστημα λήψης

Σχοπός του ψηφιαχού συστήματος λήψης, το λειτουργιχό διάγραμμα του οποίου φαίνεται στο Σχήμα 1.11, είναι η ανάχτηση της πληροφορίας από τον τελιχό χρήστη ή τους τελιχούς χρήστες με όσο το δυνατόν μεγαλύτερη αξιοπιστία.



Σχήμα 1.11: Λειτουργικό διάγραμμα συστήματος λήψης ψηφιακών επικοινωνιών

1.4.1 Βαθμίδα RF

Η RF βαθμίδα αποτελεί τη βαθμίδα εισόδου ενός ψηφιαχού συστήματος λήψης και υλοποιείται με έναν από τους αχόλουθους τρόπους:





Σχήμα 1.12: Λειτουργικό διάγραμμα για την αρχιτεκτονική του ομόδυνου δέκτη, όπου α) BSF (Band Select Filter): Ζωνοπερατό φίλτρο περί την RF συχνότητα, β) LNA: Low Noise Amplifier και γ) AMP: Amplifier





Σχήμα 1.13: Λειτουργικό διάγραμμα για την αρχιτεκτονική του υπερετερόδυνου δέκτη, όπου α) BSF (Band Select Filter): Ζωνοπερατό φίλτρο περί την RF συχνότητα, β) LNA: Low Noise Amplifier, γ) IRF (Image Reject Filter): Φίλτρο απόρριψης ειδώλου, δ) CSF (Channel Select Filter): Ζωνοπερατό φίλτρο περί την IF συχνότητα και ε) AMP (Amplifier): Ενισχυτής ενδιάμεσης συχνότητας

1.4.2 Βαθμίδα ψηφιακής αποδιαμόρφωσης

Σκοπός της ψηφιακής αποδιαμόρφωσης είναι να προσδιοριστεί το εκάστοτε μεταδιδόμενο σύμβολο από το σήμα συχνότητας f_{RF} ή f_{IF} . Στη συνέχεια, γνωρίζοντας το σύμβολο προκύπτει η κατάλληλη ακολουθία από bits, τα οποία εισέρχονται στη βαθμίδα βασικής ζώνης του συστήματος λήψης. Η διαδικασία της αποδιαμόρφωσης μπορεί να είναι είτε σύμφωνη, όπως στο Σχήμα 1.14, είτε να πραγματοποιείται με φωρατή περιβάλλουσας.

1.4.3 Βαθμίδα βασικής ζώνης

Η ενιαία ροή bits στην είσοδο της βαθμίδας βασικής ζώνης, όπως αυτή προκύπτει από την έξοδο του αποδιαμορφωτή, αποκωδικοποιείται με σκοπό την ανίχνευση και διόρθωση πιθανών λαθών κατά τη μετάδοση και αποκρυπτογραφείται. Ύστερα, η μονάδα διαχείρισης ψηφιακής πληροφορίας αποπλέκει τα αποκωδικοποιημένα και αποκρυπτογραφημένα ψηφία και οδηγεί το κάθε ένα από αυτά στον κατάλληλο προορισμό. Βέβαια, σε ορισμένες περιπτώσεις, πριν τα bits φτάσουν σε έναν συγκεκρι-



Σχήμα 1.14: Σύμφωνη ψηφιαχή αποδιαμόρφωση

μένο προορισμό, απαιτείται η μετατροπή του ψηφιακού σήματος σε αναλογικό μέσω των μετατροπέων ψηφιακού σήματος σε αναλογικό (Digital to Analog Converter, DAC).



Σχήμα 1.15: Λειτουργικό διάγραμμα βαθμίδας βασικής ζώνης του ψηφιακού συστήματος λήψης

Έχοντας, πλέον, περιγράψει το βασικό δομικό διάγραμμα ενός ψηφιακού τηλεπικοινωνιακού συστήματος επισημαίνεται ότι το ίδιο το σύστημα ενδέχεται να μεταβάλλεται ανάλογα με την εφαρμογή (για παράδειγμα ασύρματη ή ενσύρματη μετάδοση) και το περιβάλλον λειτουργίας (για παράδειγμα επικοινωνία από τερματικό σε τερματικό ή λειτουργία δικτύου χρηστών).

Κεφάλαιο 2 Σχεδίαση 8-PAM πομποδέκτη στο SystemVue

Το SystemVue της Keysight είναι ένα λογισμικό που χρησιμοποιείται για τη σχεδίαση και την ανάλυση συστημάτων επικοινωνιών. Παρέχει τη δυνατότητα προσομοίωσης σύνθετων συστημάτων με σκοπό να αξιολογηθεί η συμπεριφορά τους και να βελτιωθεί η απόδοσή τους. Η ικανότητα συνεργασίας του SystemVue με άλλες πλατφόρμες και εργαλεία της Keysight, καθώς και η δυνατότητα ενσωμάτωσης δεδομένων από άλλες πηγές, το καθιστούν ένα ισχυρό εργαλείο για την ανάπτυξη και τη βελτιστοποίηση συστημάτων επικοινωνιών.

Η σχεδίαση του 8-PAM πομποδέκτη βασίζεται στην βασική αρχιτεκτονική του ψηφιακού συστήματος επικοινωνιών, όπως αυτή περιγράφηκε στο κεφάλαιο 1. Μάλιστα, το συγκεκριμένο κεφάλαιο εστιάζει στις διαδικασίες της διαμόρφωσης και της αποδιαμόρφωσης και όχι στην επεξεργασία των σημάτων στη βαθμίδα βασικής ζώνης (τόσο στο σύστημα εκπομπής όσο και στο σύστημα λήψης) και στην ακριβή μοντελοποίηση του τηλεπικοινωνιακού διαύλου.

2.1 Το σύστημα εκπομπής του 8-ΡΑΜ πομποδέκτη

Το σύστημα εκπομπής του 8-PAM πομποδέκτη απεικονίζεται στα Σχήματα 2.1 και 2.2, όπου το Σχήμα 2.2 αποτελεί συνέχεια του Σχήματος 2.1, δηλαδή η έξοδος του διαγράμματος του Σχήματος 2.1 είναι η είσοδος του διαγράμματος του Σχήματος 2.2.



Σχήμα 2.1: Λειτουργικό διάγραμμα του συστήματος εκπομπής του 8-PAM πομποδέκτη



Σχήμα 2.2: Λειτουργικό διάγραμμα του συστήματος εκπομπής του 8-ΡΑΜ πομποδέκτη (συνέχεια)

Τα bits στην είσοδο του Σχήματος 2.1 (άρα χαι στην είσοδο του συστήματος εκπομπής του 8-PAM πομποδέκτη) δημιουργούνται από έναν Random Bit Generator, ο οποίος χρησιμοποιεί ένα δείγμα για κάθε bit που παράγει. Τα bits αυτά είναι δυνατό να περιέχουν, σύμφωνα με το χεφάλαιο 1, όχι μόνο bits πληροφορίας αλλά και πρόσθετα bits για τη διαχείριση της ψηφιακής πληροφορίας, την κρυπτογράφηση και την κωδικοποίηση καναλιού. Έτσι, μπορεί να θεωρηθεί ότι αποτελούν την ενιαία ροή ψηφίων της εξόδου της βαθμίδας βασικής ζώνης του συστήματος εκπομπής. Περαιτέρω λεπτομέρειες για τη βαθμίδα αυτή δεν αναφέρονται, καθώς δεν αποτελεί αντικείμενο μελέτης του κεφαλαίου αυτού. Στη συνέχεια, ο 8-PAM Mapper τεμαχίζει την ροή bits σε αχολουθίες από 3 bits και αντιστοιχεί καθεμιά από αυτές τις ακολουθίες σε ένα από τα $M = 2^3 = 8$ σύμβολα του αστερισμού του 8-PAM σχήματος διαμόρφωσης. Το κάθε σύμβολο s_i (i = 1, 2, ..., 8) χαρακτηρίζεται από 1 παράμετρο, που είναι η συντεταγμένη του σημείου που αποτελεί το σύμβολο του αστερισμού όταν αυτός απειχονισθεί επί της ευθείας. Το MATLAB Script Block συνεισφέρει στην Gray κωδικοποίηση, η σημασία και η σημαντικότητα της οποίας θα εξηγηθούν αργότερα στο κεφάλαιο αυτό. Ο Data Repeater επαναλαμβάνει στην έξοδό του κάθε δείγμα που δέχεται στην είσοδό του N=40 φορές και απεικονίζει κάθε σύμβολο με έναν NRZ (Non-Return-to-Zero) παλμό. Στο Σχήμα 2.3 φαίνεται η αναπαράσταση ενός NRZ παλμού πλάτους Α και διάρκειας Τ τόσο στο πεδίο του χρόνου όσο και στο πεδίο της συχνότητας. Η μετάβαση από το ένα πεδίο στο άλλο γίνεται με χρήση του ευθύ και του αντιστρόφου μετασχηματισμού Fourier. Στο πεδίο της συχνότητας, η συνάρτηση X(f) μηδενίζει στα σημεία $\frac{\kappa}{T}$, όπου $\kappa = \ldots$, -2, -1, 1, 2, Αν και είναι εμφανές ότι ο περιορισμένος στο πεδίο του χρόνου παλμός εκτείνεται σε όλο το εύρος των συχνοτήτων στο πεδίο της συχνότητας, το μεγαλύτερο μέρος της ενέργειας του παλμού περιέχεται στο διάστημα συχνοτήτων $\left[-\frac{1}{T}, \frac{1}{T}\right]$. Αυτό σημαίνει ότι έχοντας τις τιμές της συνάρτησης X(f) στο διάστημα συχνοτήτων $\left[-\frac{1}{T}, \frac{1}{T}\right]$ και καταπιέζοντας όλες τις υπόλοιπες τιμές εκτός από αυτές του παραπάνω διαστήματος, μπορεί να προχύψει το σχήμα του παλμού στο πεδίο του χρόνου χωρίς ιδιαίτερη παραμόρφωση.



Σχήμα 2.3: Αναπαράσταση ενός NRZ παλμού στο πεδίο του χρόνου και στο πεδίο της συχνότητας

To Lowpass Filter Chebyshev 1^{ov} βαθμού με εύρος ζώνης $\frac{1}{T}$ (T: διάρχεια συμβόλου) στην είσοδο του Σχήματος 2.2 περιορίζει το φάσμα των NRZ παλμών, όπως αυτοί προχύπτουν από την έξοδο του Σχήματος 2.1 και αποτελούν τα σύμβολα προς μετάδοση. Συνεπώς, το εύρος ζώνης των NRZ παλμών είναι $B_B = \frac{1}{T}$. Παράλληλα, όντας Τ η διάρχεια ενός NRZ παλμού, που ισούται με τη διάρχεια συμβόλου, ο ρυθμός μετάδοσης συμβόλων είναι $R_S = \frac{1}{T}$ και δεδομένου ότι κάθε σύμβολο αντιστοιχεί σε μια ακολουθία από 3 bits, ο ρυθμός μετάδοσης ψηφίων (Data Rate) ισούται με $R = 3 \cdot R_S$. Οι φιλτραρισμένοι παλμοί και η έξοδος του Local Oscillator, η αρμοδιότητα του οποίου είναι να παράγει ένα ημιτονικό σήμα με συχνότητα 60 GHz, εισάγονται στο μίχτη (Mixer), όπου πραγματοποιείται η διαδιχασία της διαμόρφωσης και προκύπτει το διαμορφωμένο σήμα. Σημειώνεται ότι η πληροφορία που μεταδίδεται διαμορφώνει το πλάτος του ημιτονικού φέροντος σήματος και όχι τη φάση του. Εξαιτίας της άνω μετατροπής συχνότητας, το εύρος ζώνης του διαμορφωμένου σήματος, που ονομάζεται και εύρος ζώνης ραδιοσυχνοτήτων, ισούται με $B_{RF} = 2 \cdot B_B$ και είναι συμμετρικά κατανεμημένο γύρω από τη φέρουσα συγνότητα των 60 GHz. Αχόμα, σύμφωνα με τα παραπάνω, προχύπτει η σχέση B_{RF} $=2\cdot rac{R}{3}$, από την οποία συμπεραίνεται ότι υψηλός ρυθμός μετάδοσης ψηφίων (Data Rate) απαιτεί μεγάλο εύρος ζώνης ραδιοσυχνοτήτων ή, ανάποδα, ότι περισσότερο διαθέσιμο εύρος ζώνης ραδιοσυχνοτήτων δίνει τη δυνατότητα για επίτευξη υψηλών ρυθμών μετάδοσης ψηφίων. Βέβαια, το εύρος ζώνης ραδιοσυχνοτήτων εξαρτάται μεταξύ άλλων και από τα ηλεκτρονικά στοιχεία που χρησιμοποιούνται για την υλοποίηση των επιμέρους δομικών μονάδων στα λειτουργικά διαγράμματα. Ακολούθως, το Bandpass Filter Chebyshev 1^{ov} βαθμού με εύρος ζώνης $\frac{2}{T}$ συμμετρικά κατανεμημένο γύρω από τη φέρουσα συχνότητα των 60 GHz οριοθετεί το εύρος ζώνης του διαμορφωμένου σήματος πριν αυτό μεταδοθεί μέσω του θορυβώδους τηλεπιχοινωνιαχού διαύλου (Channel). Τέλος, οι Spectrum Analyzers απειχονίζουν το φάσμα ενός σήματος, ενώ τα Data Sinks απειχονίζουν ένα σήμα στο πεδίο του χρόνου.

2.2 Το σύστημα λήψης του 8-ΡΑΜ πομποδέκτη

Το σύστημα λήψης του 8-PAM πομποδέκτη απεικονίζεται στα Σχήματα 2.4 και 2.5, όπου το Σχήμα 2.5 αποτελεί συνέχεια του Σχήματος 2.4, δηλαδή η έξοδος του διαγράμματος του Σχήματος 2.4 είναι η είσοδος του διαγράμματος του Σχήματος 2.5.



Σχήμα 2.4: Λειτουργικό διάγραμμα του συστήματος λήψης του 8-ΡΑΜ πομποδέκτη



Σχήμα 2.5: Λειτουργικό διάγραμμα του συστήματος λήψης του 8-ΡΑΜ πομποδέκτη (συνέχεια)

Η πρώτη δομιχή μονάδα του συστήματος λήψης είναι ένα Bandpass Filter Chebyshev 1^{ov} βαθμού με εύρος ζώνης $\frac{2}{T}$ συμμετριχά χατανεμημένο γύρω από τη φέρουσα συχνότητα των 60 GHz, το οποίο απομονώνει το επιθυμητό σήμα χαι καταπιέζει τα ανεπιθύμητα. Η έξοδος του Bandpass Filter οδηγείται στις βραχυχυχωμένες εισόδους του μίχτη (Mixer) προχειμένου να εξαχθεί η μεταδιδόμενη πληροφορία από το διαμορφωμένο σήμα. Δεδομένου ότι η μεταδιδόμενη πληροφορία έχει ενσωματωθεί στο πλάτος του διαμορφωμένου σήματος χαι όχι στη φάση, ο μίχτης με βραχυχυχωχωμένες τις εισόδους του (Self - Mixer) λειτουργεί σαν φωρατής περιβάλλουσας. Αν η μεταδιδόμενη πληροφορία ήταν ενσωματωμένη και στη φάση του διαμορφωμένου σήματος, τότε στη δεύτερη είσοδο του μίχτη θα απαιτούταν να συνδεθεί ένα σήμα τοπιχού ταλαντωτή συγχρονισμένο με το ημιτονιχό σήμα του αντίστοιχου τοπιχού ταλαντωτή του συστήματος εκπομπής. Στη συνέχεια, ένα Lowpass Filter Chebyshev 1^{ov} βαθμού με εύρος ζώνης $\frac{1}{T}$ απομονώνει το σήμα πληροφορίας, δηλαδή τα σύμβολα που μεταδόθηκαν, και μέσω κάποιων επιπλέον δομικών μονάδων προχύπτουν τα αρχικά bits που στάλθηκαν.

Προσομοίωση συνολικού συστήματος για γραμμική λειτουργία

Γραμμική λειτουργία χαρακτηρίζεται η περίπτωση όπου η τάση στην έξοδο του Lowpass Filter του συστήματος λήψης είναι ανάλογη της τάσης εισόδου του Lowpass Filter του συστήματος εκπομπής. Η σταθερά αναλογίας προκύπτει κυρίως από το κέρδος μετατροπής των 2 μικτών αλλά και από τις όχι σημαντικές απώλειες των φίλτρων. Αγνοώντας τις μικρές απώλειες των φίλτρων και θεωρώντας ότι το κέρδος μετατροπής του κάθε μίκτη είναι 6 dB, η σταθερά αναλογίας ισούται με $2 \cdot 10^{\frac{6}{20}} \simeq 4$. Η γραμμική λειτουργία εξηγείται αναλυτικότερα μέσω του παρακάτω παραδείγματος:

Έστω ότι ο Random Bit Generator δημιουργεί μια τυχαία αχολουθία από bits εισόδου με ρυθμό 10 Gbps και χρησιμοποιώντας ένα δείγμα για κάθε bit. Με τη βοήθεια ενός Data Repeater, ο οποίος επαναλαμβάνει στην έξοδό του κάθε δείγμα που δέχεται στην είσοδό του N = 40 φορές, απεικονίζεται ένα μέρος της ακολουθίας των bits εισόδου με τη μορφή NRZ παλμών στο Σχήμα 2.6.



Σχήμα 2.6: Μέρος της αχολουθίας των bits εισόδου με τη μορφή NRZ παλμών

Ακολούθως, ο 8-PAM Mapper τεμαχίζει την ροή bits σε ακολουθίες από 3 bits και αντιστοιχεί καθεμιά από αυτές τις ακολουθίες σε ένα από τα $M = 2^3 = 8$ σύμβολα του αστερισμού του 8-PAM σχήματος διαμόρφωσης, όπως φαίνεται στον Πίνακα 2.1.

Ακολουθία bits	Σύμβολο
000	0.1
001	0.2
010	0.3
011	0.4
100	0.5
101	0.6
110	0.7
111	0.8

Πίνακας 2.1: Αντιστοίχιση ακολουθίας bits σε σύμβολο



Σχήμα 2.7: Αστερισμός του 8-ΡΑΜ σχήματος διαμόρφωσης του συστήματος εκπομπής

Στον παραπάνω αστερισμό υπάρχουν περιπτώσεις διαδοχικών συμβόλων όπου οι α-

ντίστοιχες ακολουθίες bits διαφέρουν σε περισσότερα από ένα bits. Με τη χρήση της Gray κωδικοποίησης, η οποία επιτυγχάνεται μέσω του MATLAB Script Block, ο αστερισμός τροποποιείται (Σχήμα 2.8) ώστε διαδοχικά σύμβολα να διαφέρουν κατά 1 bit. Αυτό το χαρακτηριστικό είναι ιδιαίτερα χρήσιμο και σημαντικό, αφού σε περίπτωση λανθασμένης ανίχνευσης συμβόλου κατά την αποδιαμόρφωση γίνεται λάθος μόνο σε ένα bit.

	000	001	011	010	110	111	101	100	
 0	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	

Σχήμα 2.8: Τροποποιημένος αστερισμός του 8-PAM σχήματος διαμόρφωσης του συστήματος εκπομπής με χρήση Gray κωδικοποίησης



Σχήμα 2.9: Αστερισμός του 8-PAM σχήματος διαμόρφωσης του συστήματος εκπομπής, όπως προκύπτει από το SystemVue

Τα σύμβολα που δημιουργήθηκαν μετατρέπονται σε NRZ παλμούς μέσω ενός Data Repeater και έπειτα φιλτράρονται από το Lowpass Filter του συστήματος εκπομπής. Λόγω του Data Repeater για κάθε σύμβολο χρησιμοποιούνται 40 δείγματα. Μέρος της ακολουθίας των φιλτραρισμένων μεταδιδόμενων συμβόλων καθώς, επίσης, και το φάσμα τους απεικονίζονται στα Σχήματα 2.10 και 2.11, αντίστοιχα.



Σχήμα 2.10: Μέρος της ακολουθίας των φιλτραρισμένων μεταδιδόμενων συμβόλων

Στο Σχήμα 2.10 είναι εμφανές ότι το πρώτο σύμβολο σχηματίζεται μόλις δημιουργηθεί το 3° bit, δηλαδή τη χρονική στιγμή 0.2 ns. Ακόμα, εξαιτίας του φιλτραρίσματος από το Lowpass Filter του συστήματος εκπομπής τα σύμβολα δεν είναι τέλειοι (ιδανικοί) NRZ παλμοί αλλά έχουν υποστεί μια αμελητέα παραμόρφωση. Για κάθε σύμβολο ισχύουν:

- Διάρχεια συμβόλου = $3 \cdot \Delta$ ιάρχεια Bit = $3 \cdot 0.1 \text{ ns} = 0.3 \text{ ns}.$
- Εύρος ζώνης συμβόλου μετά το φιλτράρισμα από το Lowpass Filter του συστήματος εκπομπής: $B_B = \frac{1}{0.3 ns} = 3.333$ GHz.



Σχήμα 2.11: Το φάσμα των φιλτραρισμένων μεταδιδόμενων συμβόλων

Στο Σχήμα 2.11 είναι φανερό ότι το φάσμα των συμβόλων είναι συγκεντρωμένο γύρω από το 0 του άξονα των συχνοτήτων. Επίσης, η ισχύς που παράγεται από τις φασματικές συνιστώσες στο διάστημα συχνοτήτων [0, 3.333 GHz] μετρήθηκε ότι είναι 6.7 dBm.

Το φάσμα του διαμορφωμένου σήματος απειχονίζεται στο Σχήμα 2.12 και το εύρος ζώνης του ισούται με $B_{RF} = 2 \cdot B_B = 2 \cdot 3.333 \text{ GHz} = 6.666 \text{ GHz}$ και είναι συμμετρικά κατανεμημένο γύρω από τη φέρουσα συχνότητα των 60 GHz.



Σχήμα 2.12: Το φάσμα του διαμορφωμένου σήματος

Στο Σχήμα 2.12 η ισχύς που παράγεται από τις φασματικές συνιστώσες στο διάστημα συχνοτήτων [(60 – 3.333) GHz , (60 + 3.333) GHz] \equiv [56.667 GHz , 63.333 GHz] μετρήθηκε ότι είναι 10 dBm.

Αφού το διαμορφωμένο σήμα μεταδοθεί μέσω του καναλιού και γίνει η διαδικασία της αποδιαμόρφωσης στο σύστημα λήψης, προκύπτουν τα λαμβανόμενα σύμβολα. Για την επεξεργασία των λαμβανόμενων συμβόλων χρησιμοποιούνται δύο Data Converters, που μετατρέπουν τα δεδομένα από μια μορφή σε μια άλλη ισοδύναμη και καταλληλότερη. Μέρος της ακολουθίας των λαμβανόμενων συμβόλων συμβόλων απεικονίζεται στο Σχήμα 2.13, όπου οι τιμές τους είναι οι τιμές των φιλτραρισμένων μεταδιδόμενων συμβόλων πολλαπλασιασμένες με τη σταθερά αναλογίας της γραμμικής λειτουργίας.



Σχήμα 2.13: Μέρος της αχολουθίας των λαμβανόμενων συμβόλων

Στο Σχήμα 2.13, όπως και στο Σχήμα 2.10, είναι εμφανές ότι το πρώτο λαμβανόμενο σύμβολο σχηματίζεται τη χρονική στιγμή 0.2 ns. Ωστόσο, σε αντίθεση με το Σχήμα 2.10, στην ακολουθία του Σχήματος 2.13 κατά το χρονικό διάστημα [0, 0.2 ns) υπάρχει ένας αριθμός μηδενικών δειγμάτων. Ο αριθμός αυτών των μηδενικών δειγμάτων είναι μικρότερος από τον αριθμό των δειγμάτων ανά σύμβολο, δηλαδή 40. Η δομική μονάδα Delay προσθέτει κάποια επιπλέον μηδενικά δείγματα ώστε να υπάρχουν 40 μηδενικά δείγματα πριν από τα 40 δείγματα του πρώτου συμβόλου που μεταδόθηκε πραγματικά. Έτσι, στην έξοδο της δομικής μονάδας Delay τα πρώτα 40 μηδενικά δείγματα μπορούν να θεωρηθούν ως σύμβολο που τόσο αυτό όσο και η αντίστοιχη σε αυτό ακολουθία bits θα αγνοηθούν. Μια αναλυτικότερη εξήγηση για τη δομική μονάδα Delay δίνεται στον Πίνακα 2.2.

Τα σύμβολα λήψης, όπως αυτά προχύπτουν στην έξοδο της δομιχής μονάδας Delay, υποδειγματοληπτούνται με χρήση του Downsampler, ο οποίος για χάθε 40 δείγματα του συμβόλου που δέχεται στην είσοδό του προωθεί ένα από αυτά στην έξοδό του. Έπειτα, η αντιστοίχιση των συμβόλων σε αχολουθίες bits γίνεται σύμφωνα με τον Πίναχα 2.3, θεωρώντας ότι τα χατώφλια απόφασης βρίσχονται στο μέσο των τιμών

Δείγματα στην έξοδο _της δομικής μονάδας delay	Σύμβολο
1^o ως 40^o δείγμα	1° ληφθέν σύμβολο
(μηδενικά δείγματα)	(αγνοείται)
41^o ως 80^o δείγμα	2° ληφθέν σύμβολο (1° σύμβολο που μεταδόθηκε πραγματικά)
81° ως 120° δείγμα	3° ληφθέν σύμβολο (2° σύμβολο που μεταδόθηκε πραγματικά)
•	
· ·	

Πίνακας 2.2: Επεξήγηση της δομικής μονάδας delay

δύο διαδοχικών συμβόλων και λαμβάνοντας υπόψη την κωδικοποίηση Gray και το γεγονός ότι οι τιμές των συμβόλων λήψης είναι οι τιμές των φιλτραρισμένων μεταδιδόμενων συμβόλων πολλαπλασιασμένες με τη σταθερά αναλογίας της γραμμικής λειτουργίας (~4). Οι δομικές μονάδες που πραγματοποιούν αυτή τη διαδικασία είναι το MATLAB Script Block και ο 8-PAM Demapper.

Τιμή συμβόλου	Αχολουθία bits
$< \frac{0.1+0.2}{2} \cdot 4 = 0.6$	000
≥ 0.6 kai $< 0.25 \cdot 4 = 1$	001
≥ 1 και < $0.35 \cdot 4 = 1.4$	011
≥ 1.4 kai < 0.45 \cdot $4 = 1.8$	010
≥ 1.8 אמו < 0.55 · $4=2.2$	110
≥ 2.2 אמו $< 0.65 \cdot 4 = 2.6$	111
≥ 2.6 אמ ו $< 0.75 \cdot 4 = 3$	101
≥ 3	100

Πίνακας 2.3: Αντιστοίχιση συμβόλου σε ακολουθία bits



Σχήμα 2.14: Αστερισμός του 8-PAM σχήματος διαμόρφωσης του συστήματος λήψης, όπως προκύπτει από το SystemVue

Οι ακολουθίες bits που παράγονται οδηγούνται στη βαθμίδα βασικής ζώνης του συστήματος λήψης, όπου αποκωδικοποιούνται, αποκρυπτογραφούνται και διαχειρίζονται κατάλληλα για να φτάσουν στον προορισμό τους. Περαιτέρω λεπτομέρειες για τη βαθμίδα αυτή δεν αναφέρονται, καθώς δεν αποτελεί αντικείμενο μελέτης του κεφαλαίου αυτού. Ωστόσο, επισημαίνεται ότι τα 3 πρώτα bits, που προκύπτουν από το σύμβολο με τα 40 μηδενικά δείγματα, αγνοούνται καθώς δεν αποτελούν χρήσιμη μεταδιδόμενη πληροφορία. Με τη βοήθεια ενός Data Repeater απεικονίζεται ένα μέρος της ακολουθίας των bits εξόδου (χωρίς τα 3 πρώτα bits που αγνοούνται) με

τη μορφή NRZ παλμών στο Σχήμα 2.15.



Σχήμα 2.15: Μέρος της αχολουθίας των bits εξόδου με τη μορφή NRZ παλμών

Παρατηρείται ότι η ακολουθία των bits εξόδου στο Σχήμα 2.15 ταυτίζεται με την ακολουθία των bits εισόδου στο Σχήμα 2.6 με διαφορά μιας μικρής χρονικής καθυστέρησης που οφείλεται στους χρόνους επεξεργασίας του σήματος από τις επιμέρους δομικές μονάδες των συστημάτων εκπομπής και λήψης.

2.4 Προσομοίωση συνολικού συστήματος για μη γραμμική λειτουργία

Μη γραμμική λειτουργία χαρακτηρίζεται η περίπτωση όπου η τάση στην έξοδο του Lowpass Filter του συστήματος λήψης είναι μη γραμμική συνάρτηση της τάσης εισόδου του Lowpass Filter του συστήματος εκπομπής. Η μη γραμμικότητα του συστήματος είναι η περίπτωση που συμβαίνει στην πράξη και οφείλεται στη μη γραμμική συμπεριφορά των επιμέρους δομικών μονάδων στα λειτουργικά διαγράμματα. Στο παραπάνω σύστημα, τη σημαντικότερη συνεισφορά στη μη γραμμική συμπεριφορά έχουν οι μίκτες και πολύ λιγότερο τα φίλτρα. Στο Σχήμα 2.16 φαίνεται η καμπύλη μεταξύ της εισόδου (τάση εισόδου του Lowpass Filter του συστήματος εκπομπής) και της εξόδου (τάση εξόδου του Lowpass Filter του συστήματος εκπομπής) και της εξόδου (τάση εξόδου του Lowpass Filter του συστήματος λήψης), η οποία προέχυψε από μετρήσεις και φανερώνει τη μη γραμμική συμπεριφορά του συστήματος. Η μη γραμμική λειτουργία εξηγείται αναλυτικότερα μέσω του παρακάτω παραδείγματος:

Όπως και στη γραμμική λειτουργία, ένας Random Bit Generator δημιουργεί μια τυχαία ακολουθία από bits εισόδου με ρυθμό 10 Gbps και χρησιμοποιώντας ένα δείγμα για κάθε bit. Η ακολουθία από bits είναι η ίδια με αυτή στη γραμμική λειτουργία. Ύστερα, ο 8-PAM Mapper τεμαχίζει την ροή bits σε ακολουθίες από 3 bits και σε συνδυασμό με το MATLAB Script Block αντιστοιχεί καθεμιά από αυτές τις ακολουθίες σε ένα από τα $M = 2^3 = 8$ σύμβολα χρησιμοποιώντας Gray κωδικοποίηση. Λόγω της μη γραμμικής συμπεριφοράς η διαφορά μεταξύ των τιμών των


Σχήμα 2.16: Καμπύλη για τη μη γραμμική συμπεριφορά του συστήματος

διαδοχικών συμβόλων στην είσοδο του Lowpass Filter του συστήματος εκπομπής δεν είναι σταθερή, αλλά μεταβάλλεται προκειμένου η διαφορά μεταξύ των τιμών των διαδοχικών συμβόλων στην έξοδο του Lowpass Filter του συστήματος λήψης να είναι σταθερή.

Ακολουθία bits	Τιμή συμβόλου στην είσοδο του Lowpass Filter του συστήματος εκπομπής	Τιμή συμβόλου στην έξοδο του Lowpass Filter του συστήματος λήψης						
000	0.05	0.315						
001	0.082	0.4381						
011	0.115	0.5613						
010	0.1504	0.6844						
110	0.1895	0.8076						
111	0.235	0.9307						
101	0.292	1.0539						
100	0.4	1.177						

Πίνακας 2.4: Αντιστοίχιση ακολουθίας bits σε σύμβολο



Σχήμα 2.17: Σχέση μεταξύ των τιμών των συμβόλων στην είσοδο του Lowpass Filter του συστήματος εκπομπής και στην έξοδο του Lowpass Filter του συστήματος λήψης

Σχήμα 2.18: Αστερισμός του 8-PAM σχήματος διαμόρφωσης του συστήματος εκπομπής, όπως προκύπτει από το SystemVue

Τα σύμβολα που δημιουργήθηκαν μετατρέπονται σε NRZ παλμούς μέσω ενός Data Repeater και έπειτα φιλτράρονται από το Lowpass Filter του συστήματος εκπομπής. Λόγω του Data Repeater για κάθε σύμβολο χρησιμοποιούνται 40 δείγματα. Μέρος της ακολουθίας των φιλτραρισμένων μεταδιδόμενων συμβόλων καθώς, επίσης, και το φάσμα τους απεικονίζονται στα Σχήματα 2.19 και 2.20, αντίστοιχα.



Σχήμα 2.19: Μέρος της ακολουθίας των φιλτραρισμένων μεταδιδόμενων συμβόλων

Στο Σχήμα 2.19 είναι εμφανές ότι το πρώτο σύμβολο σχηματίζεται μόλις δημιουργηθεί το 3° bit, δηλαδή τη χρονική στιγμή 0.2 ns. Ακόμα, εξαιτίας του φιλτραρίσματος από το Lowpass Filter του συστήματος εκπομπής τα σύμβολα δεν είναι τέλειοι (ιδανικοί) NRZ παλμοί αλλά έχουν υποστεί μια αμελητέα παραμόρφωση.



Σχήμα 2.20: Το φάσμα των φιλτραρισμένων μεταδιδόμενων συμβόλων

Στο Σχήμα 2.20 είναι φανερό ότι το φάσμα των συμβόλων είναι συγκεντρωμένο γύρω από το 0 του άξονα των συχνοτήτων. Επίσης, η ισχύς που παράγεται από τις φασματικές συνιστώσες στο διάστημα συχνοτήτων [0, 3.333 GHz] μετρήθηκε ότι είναι -0.35 dBm.

Το φάσμα του διαμορφωμένου σήματος απεικονίζεται στο Σχήμα 2.21, το εύρος ζώνης του οποίου ισούται με $B_{RF} = 2 \cdot B_B = 2 \cdot 3.333 \text{ GHz} = 6.666 \text{ GHz}$ και είναι συμμετρικά κατανεμημένο γύρω από τη φέρουσα συχνότητα των 60 GHz.



Σχήμα 2.21: Το φάσμα του διαμορφωμένου σήματος

Στο Σχήμα 2.21 η ισχύς που παράγεται από τις φασματικές συνιστώσες στο διάστημα συχνοτήτων [(60 – 3.333) GHz , (60 + 3.333) GHz] \equiv [56.667 GHz , 63.333 GHz] μετρήθηκε ότι είναι 3.46 dBm και είναι μικρότερη από την αντίστοιχη ισχύ του διαμορφωμένου σήματος στο Σχήμα 2.12 λόγω του κορεσμού της καμπύλης στο Σχήμα 2.16.

Μέρος της ακολουθίας των λαμβανόμενων συμβόλων απεικονίζεται στο Σχήμα 2.22.



Σχήμα 2.22: Μέρος της ακολουθίας των λαμβανόμενων συμβόλων

Στο Σχήμα 2.22, όπως και στο Σχήμα 2.19, είναι εμφανές ότι το πρώτο λαμβανόμενο σύμβολο σχηματίζεται τη χρονική στιγμή 0.2 ns. Ωστόσο, σε αντίθεση με το Σχήμα 2.19, στην ακολουθία του Σχήματος 2.22 κατά το διάστημα [0, 0.2 ns) υπάρχει ένας αριθμός δειγμάτων που δεν αντιστοιχούν σε σύμβολο που μεταδόθηκε πραγματικά. Ο αριθμός αυτών των δειγμάτων είναι μικρότερος από τον αριθμό των δειγμάτων ανά σύμβολο, δηλαδή 40. Η δομική μονάδα Delay προσθέτει κάποια επιπλέον μηδενικά δείγματα ώστε να υπάρχουν 40 δείγματα πριν από τα 40 δείγματα του πρώτου συμβόλου που μεταδόθηκε πραγματικά. Έτσι, στην έξοδο της δομικής μονάδας Delay τα πρώτα 40 δείγματα μπορούν να θεωρηθούν ως σύμβολο που τόσο αυτό όσο και η αντίστοιχη σε αυτό ακολουθία bits θα αγνοηθούν. Μια αναλυτικότερη εξήγηση για τη δομική μονάδα Delay δίνεται στον Πίνακα 2.5.

Δείγματα στην έξοδο της δομικής μονάδας delay	Σύμβολο				
1° ως 40° δείγμα (δείγματα που δεν αντιστοιχούν)	1^o ληφθέν σύμβολο				
σε σύμβολο που μεταδόθηκε πραγματικά)	(αγνοείται)				
41^o ως 80^o δείγμα	2° ληφθέν σύμβολο (1° σύμβολο που μεταδόθηκε πραγματικά)				
81^o ως 120^o δείγμα	3° ληφθέν σύμβολο (2° σύμβολο που μεταδόθηκε πραγματικά)				
· ·					
· ·					
· ·	•				

Πίνακας 2.5: Επεξήγηση της δομικής μονάδας delay

Στη συνέχεια, η αντιστοίχιση των συμβόλων σε ακολουθίες bits γίνεται σύμφωνα με τον Πίνακα 2.6 και στο Σχήμα 2.24 απεικονίζεται, με τη βοήθεια ενός Data Repeater, ένα μέρος της ακολουθίας των bits εξόδου (χωρίς τα τρία πρώτα bits που αγνοούνται) με τη μορφή NRZ παλμών.

Τιμή συμβόλου	Αχολουθία bits
$< \frac{0.315 + 0.4381}{2} = 0.37655$	000
≥ 0.37655 אמו < 0.4997	001
≥ 0.4997 אמ ג < 0.62285	011
≥ 0.62285 אמו < 0.746	010
≥ 0.746 אמ< 0.86915	110
≥ 0.86915 אמו < 0.9923	111
≥ 0.9923 אמ ג < 1.11545	101
≥ 1.11545	100

Πίναχας 2.6: Αντιστοίχιση συμβόλου σε αχολουθία bits

0-1_____

Σχήμα 2.23: Αστερισμός του 8-PAM σχήματος διαμόρφωσης του συστήματος λήψης, όπως προκύπτει από το SystemVue



Σχήμα 2.24: Μέρος της αχολουθίας των bits εξόδου με τη μορφή NRZ παλμών

Παρατηρείται ότι η ακολουθία των bits εξόδου στο Σχήμα 2.24 ταυτίζεται με την ακολουθία των bits εισόδου στο Σχήμα 2.6 με διαφορά μιας μικρής χρονικής καθυστέρησης που οφείλεται στους χρόνους επεξεργασίας του σήματος από τις επιμέρους δομικές μονάδες των συστημάτων εκπομπής και λήψης.

Σημειώνεται ότι τόσο για τη γραμμική όσο και για τη μη γραμμική λειτουργία τα bits εισόδου και τα λειτουργικά διαγράμματα των συστημάτων εκπομπής και λήψης είναι τα ίδια, όπως περιγράφτηκαν στις ενότητες 2.1 και 2.2. Αυτά που διαφοροποιούνται στις 2 παραπάνω περιπτώσεις είναι τα χαρακτηριστικά των μικτών και των MATLAB Script Blocks.

Κεφάλαιο 3

Επισκόπηση της τεχνολογίας FD -SOI 22nm CMOS

3.1 Η τεχνολογία SOI

3.1.1 Εισαγωγή

Η μείωση της κατανάλωσης ισχύος αποτελεί το σημαντικότερο ζήτημα στη σχεδίαση ολοκληρωμένων κυκλωμάτων. Οι Bulk – Silicon διατάξεις προσκρούουν σε ορισμένους θεμελιώδεις φυσικούς περιορισμούς, όπως ότι η κινητικότητα των φορέων μειώνεται εξαιτίας της σκέδασης προσμίξεων, το ρεύμα σήραγγος (tunneling current) στην πύλη αυξάνεται καθώς ο μονωτής μεταξύ της πύλης και του υποστρώματος γίνεται λεπτότερος και η διαρροή της επαφής pn αυξάνεται όσο η επαφή γίνεται ρηχότερη. Τα παραπάνω φαινόμενα καθιστούν τη συμβατική κλιμάκωση των διατάξεων όλο και λιγότερο εφικτή.

Η τεχνολογία SOI (Silicon On Insulator) παρέχει μια λύση για την κατασκευή ολοκληρωμένων κυκλωμάτων με χαμηλή ισχύ. Αρχικά, χρησιμοποιούταν η τεχνολογία PD – SOI (Partially Depleted Silicon On Insulator) και αργότερα, ξεκίνησε η εφαρμογή της FD – SOI (Fully Depleted Silicon On Insulator) τεχνολογίας, η οποία καθώς αυξάνεται η ζήτηση για αποδοτικότερες ως προς την ισχύ διατάξεις, αποκτά όλο και περισσότερη σημασία. Γενικά, η SOI τεχνολογία παρουσιάζει χαμηλή χωρητικότητα, που επιτρέπει λειτουργία σε υψηλές ταχύτητες, δηλαδή η τάση τροφοδοσίας μπορεί να μειωθεί για να περιοριστεί η κατανάλωση ισχύος, ενώ ταυτόχρονα παρέχεται επαρκής ταχύτητα λειτουργίας. Επιπλέον, μονωτικά στρώματα διαχωρίζουν κάθε διάταξη από το γενικό υπόστρωμα πάνω στο οποίο κατασκευάζεται το ολοκληρωμένο κύκλωμα, κάνοντας έτσι τη διαδικασία σχεδίασης περισσότερη ευέλικτη. Ακόμα, η FD – SOI τεχνολογία, εκτός από λειτουργία σε υψηλή ταχύτητα και χαμηλή κατανάλωση ισχύος, παρουσιάζει αμελητέα φαινόμενα αιωρούμενου σώματος (floating - body effects) και μικρής επίδρασης φαινόμενα μικρού καναλιού.

3.1.2 Η δομή μιας SOI διάταξης

Στο Σχήμα 3.1 φαίνονται οι δομές των Bulk – Silicon και SOI διατάξεων. Το χαρακτηριστικό της SOI τεχνολογίας είναι ότι υπάρχει ένα στρώμα διοξειδίου του

πυριτίου (το οποίο είναι διηλεχτρικό) λίγο πιο κάτω από την επιφάνεια, που ονομάζεται Buried Oxide (BOX). Το στρώμα πυριτίου αχριβώς κάτω από την επιφάνεια και πάνω από το στρώμα BOX ονομάζεται top Silicon layer ή SOI layer και το υπόλοιπο πυρίτιο κάτω από το στρώμα BOX ονομάζεται Silicon Substrate. Σημειώνεται ότι το σώμα (body) του κάθε MOS τρανζίστορ είναι μέρος του SOI layer και είναι απομονωμένο από τα σώματα των άλλων MOS τρανζίστορ λόγω του στρώματος BOX. Επίσης, το SOI layer είναι πολύ λεπτότερο στις FD – SOI διατάξεις παρά στις PD – SOI διατάξεις και γίνεται όλο και λεπτότερο καθώς μικραίνουν οι διαστάσεις των διατάξεων.



Bulk - Silicon Wafer

SOI Wafer

Σχήμα 3.1: Οι δομές των Bulk – Silicon και SOI διατάξεων

3.1.3 Πλεονεκτήματα της SOI τεχνολογίας

Το στρώμα BOX προσδίδει στα SOI τρανζίστορ αρκετά πλεονεκτήματα σε σχέση με τα Bulk - Silicon τρανζίστορ. Η παρακάτω λίστα πλεονεκτημάτων αφορά τόσο τις PD – SOI όσο και FD – SOI διατάξεις.

• Αμελητέα χωρητικότητα μεταξύ υποδοχής / πηγής και Silicon Substrate.



Σχήμα 3.2: Οι παρασιτικές χωρητικότητες των Bulk – Silicon και SOI διατάξεων

Στο Σχήμα 3.2 φαίνονται οι παρασιτικές χωρητικότητες των Bulk – Silicon και SOI διατάξεων. Στα SOI τρανζίστορ η χωρητικότητα μεταξύ της υποδοχής / πηγής και του Silicon Substrate είναι αμελητέα εξαιτίας του στρώματος BOX (το οποίο δρα ως διηλεκτρικό και προσφέρει απομόνωση). Αυτό συμβάλλει στη βελτίωση της ταχύτητας λειτουργίας των SOI διατάξεων. Έτσι, για δεδομένη ταχύτητα λειτουργίας οι SOI διατάξεις καταναλώνουν λιγότερη ισχύ σε σχέση με τις Bulk – Silicon διατάξεις και για δεδομένη ισχύ κατανάλωσης οι SOI διατάξεις λειτουργούν ταχύτερα.

Ανεξάρτητη πόλωση του ακροδέκτη body του κάθε MOS τρανζίστορ. Η ανεξάρτητη πόλωση του ακροδέκτη body του κάθε SOI τρανζίστορ κάνει τα τρανζίστορ γρηγορότερα σε συνδεσμολογίες όπως αυτή στο Σχήμα 3.3. Αν τα τρανζίστορ στο παρακάτω σχήμα ήταν της Bulk – Silicon τεχνολογίας, τότε ο ακροδέκτης body του M₂ τρανζίστορ θα συνδεόταν στη γείωση με αποτέλεσμα το M₂ τρανζίστορ να είχε αυξημένη τάση κατωφλίου και μειωμένη ταχύτητα λειτουργίας. Από την άλλη πλευρά, στην SOI τεχνολογία ο ακροδέκτης body του M₂ τρανζίστορ μπορεί να πολωθεί ανεξάρτητα, γεγονός που σημαίνει χαμηλότερη τάση κατωφλίου και βελτίωση της ταχύτητας λειτουργίας του αντίστοιχου τρανζίστορ.



Σχήμα 3.3: Συνδεσμολογία που φανερώνει το πλεονέκτημα της ανεξάρτητης πόλωσης του ακροδέκτη body των SOI τρανζίστορ

 Απουσία φαινομένου latch - up. Το φαινόμενο latch - up συμβαίνει όταν τα παρασιτικά p-n-p ή n-p-n διπολικά τρανζίστορ ενεργοποιούνται, δηλαδή αρχίζουν να άγουν. Στο Σχήμα 3.4 (όπου απεικονίζεται το layout ενός λογικού αντιστροφέα CMOS) είναι φανερό ότι, σε αντίθεση με την Bulk – Silicon τεχνολογία, δεν υπάρχει κανένα παρασιτικό διπολικό τρανζίστορ σε μια SOI διάταξη. Επομένως, δε χρειάζεται να σχεδιαστεί κανένα επιπλέον κύκλωμα ή να γίνει κάποια ειδική επεξεργασία της συνδεσμολογίας που χρησιμοποιείται για να αποφευχθεί το φαινόμενο latch - up.



Σχήμα 3.4: Layout του λογικού αντιστροφέα CMOS

- Ιδανική απομόνωση διατάξεων και μικρότερο εμβαδόν στο layout. Οι SOI διατάξεις είναι πλευρικά απομονωμένες μεταξύ τους με ένα μονωτικό λεπτό στρώμα και κάθετα απομονωμένες από το υπόστρωμα εξαιτίας του στρώματος BOX. Έτσι, οι SOI διατάξεις μπορούν να τοποθετούνται πιο κοντά η μια στην άλλη από τις Bulk Silicon διατάξεις. Το παραπάνω επιβεβαιώνεται στο Σχήμα 3.4, όπου οι περιοχές n⁺ και p⁺ διάχυσης στην έξοδο του SOI λογικού αντιστροφέα CMOS μπορούν να συνδεθούν απευθείας μεταξύ τους, με αποτέλεσμα να απαιτείται λιγότερο εμβαδόν στο layout.
- Μικρό ρεύμα διαρροής της επαφής pn. Το ρεύμα διαρροής μιας pn επαφής είναι σημαντικά μικρότερο στην SOI τεχνολογία, αφού οι προσμίξεις στις n⁺ και p⁺ περιοχές διαχέονται βαθιά στο top Silicon layer, σχηματίζοντας μόνο μια επαφή pn στο πλευρικό τοίχωμα της περιοχής διάχυσης.

3.1.4 PD - SOI και FD - SOI διατάξεις



Σχήμα 3.5: Τομές των PD - SOI και FD - SOI τρανζίστορ

Στο Σχήμα 3.5 φαίνονται οι τομές των PD – SOI και FD – SOI τρανζίστορ. Στην FD – SOI τεχνολογία, το top Silicon layer ή SOI layer είναι λεπτότερο και η περιοχή απογύμνωσης εκτείνεται ολόκληρη μέχρι το στρώμα BOX. Συνεπώς, η περιοχή του body ακροδέκτη είναι πλήρως απογυμνωμένη, οπότε μειώνονται αισθητά τα φαινόμενα του αιωρούμενου σώματος. Τα φαινόμενα αιωρούμενου σώματος οφείλονται στο γεγονός ότι σε μια SOI διάταξη το δυναμικό του ακροδέκτη body δεν είναι σταθερό αλλά μεταβάλλεται. Οι μεταβολές αυτές προκύπτουν από την ανακατανομή των φορέων φορτίου στην περιοχή του ακροδέκτη body και ιδιαίτερα όταν το δυναμικό της πύλης μεταβάλλεται απότομα και συχνά μεταξύ τροφοδοσίας και γης. Ωστόσο, παρά τις διαφορές στις δομές των Bulk – Silicon και SOI τρανζίστορ ο τετραγωνικός νόμος που περιγράφει την εξάρτηση του ρεύματος υποδοχής από την τάση μεταξύ πύλης και πηγής ισχύει και στις δύο περιπτώσεις.

3.2 Stack-up της τεχνολογίας FD - SOI 22nm CMOS

Για τη σχεδίαση και προσομοίωση του 8-PAM διαμορφωτή χρησιμοποιείται η 7M_2Mx_3Cx_1Ix_1Ox_LB Back End of Line (BEOL) έκδοση της τεχνολογίας FD – SOI 22nm CMOS. Πληροφορίες για τα μέταλλα και τα αντίστοιχα vias της παραπάνω BEOL παρουσιάζονται στους πίνακες 3.1 και 3.2, ενώ στα Σχήματα 3.6 και 3.7 απεικονίζεται το stack-up της τεχνολογίας υπό ορθή και κατάλληλη για την κατανόησή του κλίμακα, αντίστοιχα.

Metallization Stack Description	/IVI_ZIVIX_3CX_IIX_IOX_LD
Total 1x levels	2
Total 1.1x levels	3
Total 9x levels	1
Total 34x levels	1
Total copper metal levels	7

Metallization Stack Description | 7M_2Mx_3Cx_1Ix_1Ox_LB

Πίναχας 3.1: BEOL Metallization Summary

Metallization Stack	Pitch	Mask	Design	Level
Description	Description	Level	Level	Type
Aluminum motal	Terminating metal	LB	LB	Metal
Alummum metai	Terminating metar	VV	VV, VVBAR	Via
34x	2700 nm pitch	OI	OI	Metal
34x to 9x		JQ	JQ, JQBAR	Via
9x	720 nm pitch	IA	IA	Metal
9x to 1.1x		YX	YX, YXBAR	Via
		C3	C3	Metal
		A2	A2, A2BAR	Via
$1.1 \mathrm{x}$	90 nm pitch	C2	C2	Metal
		A1	A1, A1BAR	Via
		C1	C1	Metal
1.1x to 1x		AY	AY, AYBAR	Via
		M2, I2	$M2, M2_E1, M2_E2$	Metal
1x	80 nm pitch LELE	V1	V1, V1BAR	Via
		M1, I1	M1, M1_E1, M1_E2	Metal

Πίναχας 3.2: BEOL Metallization



Σχήμα 3.6: Stack-up υπό ορθή κλίμα
κα



Σχήμα 3.7: Stack-up υπό κατάλληλη για την κατανόησή του κλίμα
κα

3.3 Τρανζίστορ

Για τη για τη σχεδίαση και προσομοίωση του 8-PAM διαμορφωτή επιλέγεται η millimeter-wave βιβλιοθήκη της τεχνολογίας. Για τα τρανζίστορ που χρησιμοποιούνται ισχύει ότι $|V_{gs}|_{max} = |V_{gd}|_{max} = |V_{ds}|_{max} = 0.9 \text{ V} (\pm 10\%).$



3.3.1 Super-Low $V_{threshold}$ nfet (slvtnfet)

Σχήμα 3.8: Σχηματικό του slvtnfet



Σχήμα 3.9: Layout του slvtnfet (χάτοψη)



Σχήμα 3.10: Layout του slvtnfet (τομή)



Σχήμα 3.11: Ρεύμα I_{ds} συναρτήσει της τάσης V_{gs} με παράμετρο την τάση V_{ds} και $\frac{W}{L}=\frac{2.4~um}{20~nm}$



Σχήμα 3.12: Ρεύμα I_{ds} συναρτήσει της τάσης V_{ds} με παράμετρο την τάση V_{gs} και $\frac{W}{L}=\frac{2.4}{20}\frac{um}{nm}$

Σύμφωνα με τα Σχήματα 3.11 και 3.12, είναι φανερός ο τετραγωνικός νόμος που περιγράφει την εξάρτηση του ρεύματος υποδοχής από την τάση μεταξύ πύλης και πηγής. Βέβαια, στο Σχήμα 3.11 η κλίση των καμπυλών αρχίζει να μειώνεται για αυξημένες τάσεις V_{gs} . Οι καμπύλες είναι παρόμοιες και για τα υπόλοιπα τρανζίστορ.

3.3.2 Super-Low V_{threshold} pfet (slvtpfet)



Σχήμα 3.13: Σχηματικό του slvtpfet



Σχήμα 3.14: Layout του slvtpfet (χάτοψη)



Σχήμα 3.15: Layout του slvtpfet (τομή)

3.3.3 Low $V_{threshold}$ nfet (lvtnfet)



Σχήμα 3.16: Σχηματικό του lvtnfet



Σχήμα 3.17: Layout του lvtnfet (χάτοψη) – Η τομή είναι η ίδια με αυτή στο Σχήμα 3.10

3.3.4 Low V_{threshold} pfet (lvtpfet)



Σχήμα 3.18: Σχηματικό του lvtpfet



Σχήμα 3.19: Layout του l
vtpfet (χάτοψη) – Η τομή είναι η ίδια με αυτή στο Σχήμα 3.15

3.3.5 Regular $V_{threshold}$ nfet (nfet)



Σχήμα 3.20: Σχηματικό του nfet



Σχήμα 3.21: Layout του nfet (χάτοψη)



Σχήμα 3.22: Layout του nfet (τομή)

3.4 Ωμικά στοιχεία (Diffusion resistor)



Σχήμα 3.23: Diffusion resistor: Σχηματικό



Σχήμα 3.24: Diffusion resistor: Layout (χάτοψη)

3.5 Χωρητικά στοιχεία (1.8 Volt alternative-polarity MOM capacitor)



Σχήμα 3.25: MOM capacitor: Σχηματικό

		ß	EI.	四		Ø		E I	B	EI.	B	121		南	121	E C	D.	8	B	Ø	Ø	Ø	8	ø	Ø	E.	3	
		Ð		13					12	10								B			10			60				
		R						E.											- 53		h			- 63				
q,	è	R		ß					c.					a													5	₩ P P
		E.	0	ß				E	a	Ø		- 3		B		E		a	-B	E.	Ð				Π	3	3	
		S		E E																							B	
		E		13	12				13	E.			8					B			ili.	ΠC1	B	Ξū,	ΠB.		1	
		E		а	. <u>C</u> .		1			Ð.		L GI	<u>. Ci</u>	4	171	E.					ιų.	цц.		n n			ם	
		R						E	E					C.					- 6								3	
		E	C.	B	23	8	1	5	5	E.	E.	ß	12	q		5		E.	E		Ð	0	8	8		8	Ø	
		R	(C)	8			12	9	2	D.				ġ	5	E.			- 13	8	Ð.	B		C)	ġ.	2	3	
1000		ß		Ċ,		D.	je,			E.	ĮP.			Ø		E.		a,				10	В	E	μØ.	S.	a a	
		-				1								4				ie.	-0-			8	- 8	E.		8	3	
		<u>E</u>								4						ER.		1			4	E)						
		E	5	E3	1			E.		Ы			1	8	13			8		X		G.	8		ĮD,	E.		
		Ø	E	3	5	G		E.		۵	i Ci	12	9	13	- 53	П		, E	цП.		,Ø	1		Ð	G	Ð.	23	
1.1.1		S						5		Į.			4	Ø		EI.		P.	10		E.	ġ.		- El			E.	
		E	e,			H	i C		đ	Į,				ŧ.		ιų.			-8-		P	8		U.	i B	a a		
		E												÷		đ.					P		-8	Q	8			
		E		Ξ.	8	Ω.			24			E A		a.				8				9	В	E C		3		
																						E		E.		С		
4	è	×		8	8	23			Ľ.			2		E C	5	E C				N.		10		2	8	-53	E S	2 2
											1										Η							
10000				3	3				13	e.								Į.							4			
		Z.		EN.										E C				8		B.		10	B			12	12	

Σχήμα 3.26: MOM capacitorr: Layout (χάτοψη)

3.6 Επαγωγικά στοιχεία - Μετασχηματιστές

Για τον χαραχτηρισμό των επαγωγικών στοιχείων πραγματοποιούνται προσομοιώσεις σε επίπεδο σχηματικού, σε επίπεδο layout με χρήση του EMX και στο extracted model με συγκεντρωμένα στοιχεία που προκύπτει από το EMX. Το EMX χρησιμοποιείται για την ανάλυση και την προσομοίωση ηλεκτρομαγνητικών φαινομένων και μπορεί να βοηθήσει στη σχεδίαση και την εξέταση συστημάτων διαφόρων γεωμετριών και δομών που επηρεάζονται από ηλεκτρομαγνητικά πεδία. Προσφέρει εργαλεία για τη λύση των διαφορικών εξισώσεων που περιγράφουν τα ηλεκτρομαγνητικά πεδία και μπορεί να παρέχει οπτικοποιήσεις των αποτελεσμάτων, διευκολύνοντας έτσι την κατανόηση αλληλεπιδράσεων μεταξύ διαφόρων στοιχείων του σχεδιασμού. Με τη χρήση του, οι χρήστες μπορούν να δημιουργήσουν μοντέλα, να προσομοιώνουν τη συμπεριφορά των ηλεκτρομαγνητικών κυμάτων και να αναλύουν τα αποτελέσματα για να βελτιώσουν την απόδοση και την αποδοτικότητα των συστημάτων. Σημειώνεται ότι οι παρακάτω ενότητες αφορούν μετασχηματιστές με Primary Turns = Secondary Turns = 1.

3.6.1 Interleaved, Primary-tapped



Σχήμα 3.27: Interleaved, Primary-tapped: Σχηματιχό



Σχήμα 3.28: Interleaved, Primary-tapped: Layout (χάτοψη)



Σχήμα 3.29: Interleaved, Primary-tapped: 3D αναπαράσταση

Στα επόμενα σχήματα παρουσιάζονται τα αποτελέσματα των τριών ειδών προσομοιώσεων για Interleaved, Primary-tapped μετασχηματιστή με τα εξής χαρακτηριστικά:

- i . Inner Diameter = 20 um,
- ii . Turn Width = 3 um,
- і
iii . Primary Turns = Secondary Turns = 1 $\ \varkappa \alpha$
- iv . Turn Spacing = 2 um.





Σχήμα 3.31: Αυτεπαγωγή δευτερεύοντος



Σχήμα 3.32: Παράγοντας ποιότητας πρωτεύοντος Σχήμα 3.33: Παράγοντας ποιότητας δευτερεύοντος



Σχήμα 3.34: Συντελεστής σύζευξης

3.6.2 Stacked, Primary-tapped



Σχήμα 3.35: Stacked, Primary-tapped: Σχηματικό



Σχήμα 3.36: Stacked, Primary-tapped: Layout (χάτοψη)



Σχήμα 3.37: Stacked, Primary-tapped: 3D αναπαράσταση

Στα επόμενα σχήματα παρουσιάζονται τα αποτελέσματα των τριών ειδών προσομοιώσεων για Stacked, Primary-tapped μετασχηματιστή με τα εξής χαρακτηριστικά:

- i . Inner Diameter = 22 um,
- ii . Turn Width = 4.8 um ха
ц $\,$
- iii . Primary Turns = Secondary Turns = 1 .





Σχήμα 3.39: Αυτεπαγωγή δευτερεύοντος



Σχήμα 3.40: Παράγοντας ποιότητας πρωτεύοντος Σχήμα 3.41: Παράγοντας ποιότητας δευτερεύοντος



Σχήμα 3.42: Συντελεστής σύζευξης

3.6.3 Stacked, Dual-tapped

Το συγκεκριμένο επαγωγικό στοιχείο δεν υπάρχει στη βιβλιοθήκη της τεχνολογίας. Ωστόσο, επειδή κρίνεται αναγκαίο για τη σχεδίαση του 8-PAM διαμορφωτή, σχεδιάζεται, αρχικά, σε επίπεδο layout και σε επίπεδο σχηματικού χρησιμοποιείται ένα extracted model με συγκεντρωμένα στοιχεία που προκύπτει από το EMX. Το extracted model δεν απεικονίζεται αναλυτικά με τα συγκεντρωμένα στοιχεία του, αλλά το σύμβολό του φαίνεται στο Σχήμα 3.43. Για τη σχεδίαση σε επίπεδο layout του Stacked, Dual-tapped μετασχηματιστή χρησιμοποιείται το layout του Stacked, Primary-tapped μετασχηματιστή της ενότητας 3.6.2 στο οποίο προστίθεται ένα μέταλλο έτσι ώστε να είναι και το δευτερεύον του μετασχηματιστή center-tapped.



Σχήμα 3.43: Stacked, Dual-tapped: Σύμβολο του extracted model



Σχήμα 3.44: Stacked, Dual-tapped: Layout (χάτοψη)



Σχήμα 3.45: Stacked, Dual-tapped: 3D αναπαράσταση

Στα επόμενα σχήματα παρουσιάζονται τα αποτελέσματα των δύο ειδών προσομοιώσεων για Stacked, Dual-tapped μετασχηματιστή με τα εξής χαρακτηριστικά:

- i . Inner Diameter = 22 um,
- ii . Turn Width = 4.8 um жа
ц $\,$
- iii . Primary Turns = Secondary Turns = 1 .

Σημειώνεται ότι σε αυτή την περίπτωση δεν πραγματοποιούνται προσομοιώσεις σε επίπεδο σχηματικού, αφού το συγκεκριμένο επαγωγικό στοιχείο δεν υπάρχει στη βιβλιοθήκη της τεχνολογίας.









Σχήμα 3.48: Παράγοντας ποιότητας πρωτεύοντος Σχήμα 3.49: Παράγοντας ποιότητας δευτερεύοντος



Σχήμα 3.50: Συντελεστής σύζευξης

Κεφάλαιο 4

Σχεδίαση και προσομοίωση του 8-ΡΑΜ διαμορφωτή

4.1 Μελέτη της προτεινόμενης τοπολογίας

Το λειτουργικό διάγραμμα της προτεινόμενης τοπολογίας για τον 8-PAM διαμορφωτή παρουσιάζεται στο Σχήμα 4.1. Ένας cross – coupled ταλαντωτής παράγει ένα ημιτονιχό σήμα συχνότητας 60 GHz, το οποίο τροφοδοτεί τις εισόδους ενός διαφοριχού ζεύγους. Το ρεύμα πόλωσης του διαφοριχού ζεύγους (tail current) χαθορίζεται από τις τιμές των 3 bits, b_1 , b_2 και b_3 . Τα bits αυτά αναπαρίστανται με NRZ παλμούς και, όπως και τα bits στην είσοδο του 8-PAM πομποδέκτη στο SystemVue, είναι δυνατό να περιέχουν όχι μόνο bits πληροφορίας αλλά και πρόσθετα bits για τη διαχείριση της ψηφιαχής πληροφορίας, την χρυπτογράφηση χαι την χωδιχοποίηση χαναλιού. Έτσι, μπορεί να θεωρηθεί ότι αποτελούν την ενιαία ροή ψηφίων της εξόδου της βαθμίδας βασικής ζώνης του συστήματος εκπομπής. Κάθε ένας από του $2^3 = 8$ συνδυασμούς των 3 bits δημιουργεί μέσω του μετατροπέα τάσης σε ρεύμα ένα διαφορετικό ρεύμα πόλωσης για το διαφορικό ζεύγος. Συνεπώς, το μεταβαλλόμενο ανάλογα με τις τιμές των 3 bits ρεύμα πόλωσης διαμορφώνει το ημιτονικό σήμα της εξόδου του ταλαντωτή με αποτέλεσμα να προχύπτει το διαμορφωμένο σήμα, που οδηγείται στο φορτίο, και δεν είναι τίποτε άλλο πέρα από ένα ημίτονο συχνότητας 60 GHz με μεταβαλλόμενο ανάλογα με το ρεύμα πόλωσης πλάτος.



Σχήμα 4.1: Λειτουργικό διάγραμμα της προτεινόμενης τοπολογίας για τον 8-PAM διαμορφωτή

4.2 Πρώτη σχεδίαση του 8-ΡΑΜ διαμορφωτή

Το σχηματικό για την πρώτη σχεδίαση του 8-PAM διαμορφωτή απεικονίζεται στο Σχήμα 4.2. Για τη σχεδίαση αυτή χρησιμοποιείται μονό τροφοδοτικό 0.7 V, δηλαδή $V_{DD} = 0.7$ V και $V_{SS} = 0$. Τα N_1 και N_2 τρανζίστορ σε συνδυασμό με το συντονισμένο φίλτρο που σχηματίζεται από τον πυχνωτή C_1 και τον primary tapped μετασχηματιστή T_1 παράγουν το ημιτονικό σήμα συχνότητας 60 GHz. Τα L_1 και L_2 είναι ιδανικά πηνία αρκετά μεγάλης αυτεπαγωγής στόχος των οποίων είναι να πολώνουν τις εισόδους του διαφοριχού ζεύγους, που αποτελείται από τα N_3 χαι Ν₄ τρανζίστορ, και να μην επηρεάζουν το διαφορικό ημιτονικό σήμα που υπερτίθεται στις πύλες των δύο παραπάνω τρανζίστορ. Σημειώνεται ότι ο μετασχηματιστής T₁ και τα πηνία L_1 και L_2 θα αντικατασταθούν αργότερα με έναν dual - tapped μετασχηματιστή. Το ρεύμα πόλωσης του διαφοριχού ζεύγους δημιουργείται από το N₅ τρανζίστορ, έναν 10 bit R - 2R ladder μετατροπέα ψηφιαχού σήματος σε αναλογικό (Digital to Analog Converter, DAC) και ένα ψηφιακό κύκλωμα. Η τιμή του ρεύματος καθορίζεται από τις τιμές 3 bits, b_1 , b_2 και b_3 . Η λογική τιμή 1 των bits αναπαρίσταται με NRZ παλμό πλάτους 0.7 V, ενώ η λογική τιμή 0 αντιστοιχεί σε μηδενική τάση. Επιπλέον, η ροή των bits είναι πλέον παράλληλη και όχι σειριακή, όπως περιγράφηκε στα κεφάλαια 1 και 2. Το σχηματικό του DAC απεικονίζεται στο Σχήμα 4.3, ενώ του ψηφιακού κυκλώματος στα Σχήματα 4.4 και 4.5. Τέλος, στην έξοδο του διαφοριχού ζεύγους υπάρχει ένα αχόμα συντονισμένο φίλτρο που αποτελείται από τον πυχνωτή C_2 και τον primary - tapped μετασχηματιστή T_2 που τροφοδοτεί διαφορικά το φορτίο, το οποίο αναπαρίσταται με μια ιδανική αντίσταση $R_L = 100 \ \Omega.$



Σχήμα 4.2: Σχηματικό της πρώτης σχεδίασης του 8-ΡΑΜ διαμορφωτή



Σχήμα 4.3: Σχηματικό του DAC



Σχήμα 4.4: Σχηματικό του ψηφιακού κυκλώματος



Σχήμα 4.5: Σχηματικό του ψηφιακού κυκλώματος (συνέχεια)

Λεπτομέρειες για τα ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.2 ανα-γράφονται στον παρακάτω πίνακα:

Ηλεγτρονικό στοιχείο	Δ ιαστάσεις /
	Επιμέρους χαρακτηριστικά
slvtnfet N_1, N_2	$\frac{W}{L} = \frac{14.2 \ um}{40 \ nm}$
slvtnfet N_3, N_4	$\frac{W}{L} = \frac{25 \ um}{40 \ nm}$
slvtnfet N_5	$\frac{W}{L} = \frac{84 \ um}{80 \ nm}$
C_1	83.29 fF
C_2	$102.39~\mathrm{fF}$
	Inner Diameter $= 20$ um
Interleaved,	Turn Width = 3 um
Primary-tapped	Primary Turns $= 1$
T_1,T_2	Secondary Turns $= 2$
	Turn Spacing $= 2$ um

Πίνα
χας 4.1: Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.2

Κάθε ένας από του $2^3 = 8$ συνδυασμούς των τριών bits δημιουργεί στην έξοδο του διαμορφωτή, η οποία λαμβάνεται στους αχροδέχτες της αντίστασης φορτίου R_L , ένα ημίτονο με μεταβαλλόμενο πλάτος.

000	125
001	145
010	165
011	185
100	205
101	225
110	245
111	265

Πίναχας 4.2: Πλάτος της τάσης εξόδου συναρτήσει των bits

Σύμφωνα με τον παραπάνω πίνακα, είναι εμφανές ότι κατά την αντιστοίχιση των 3 bits σε πλάτος του ημιτόνου στην έξοδο δεν ισχύει κάτι ανάλογο της κωδικοποίησης Gray, δηλαδή διαδοχικές τιμές πλατών δεν προκύπτουν απαραίτητα από τριάδες bits που διαφέρουν μόνο κατά ένα bit.

Για κάθε συνδυασμό των 3 bits η απόκριση ως προς τη συχνότητα του συντονισμένου φίλτρου C_2 - T_2 (Σχήμα 4.6) παρουσιάζει μέγιστο στην περιοχή των 60 GHz, ενώ καταπιέζεται οποιοδήποτε σήμα σε άλλη συχνότητα.



Σχήμα 4.6: Απόκριση συχνότητας του συντονισμένου φίλτρου $C_2 - T_2$ για κάθε συνδυασμό των 3 bits

Αχόμα, για χάθε συνδυασμό των 3 bits το χέρδος βρόχου του ταλαντωτή (Σχήμα 4.7) είναι μεγαλύτερο της μονάδας μόνο στην περιοχή των 60 GHz εξαιτίας του συντονισμένου φίλτρου C_1 - T_1 . Η συνθήχη το χέρδος βρόχου να είναι μεγαλύτερο της μονάδας (περίσσεια χέρδους) εξασφαλίζει την έναρξη ταλάντωσης.



Σχήμα 4.7: Κέρδος βρόχου του ταλαντωτή συναρτήσει της συχνότητας

Στο Σχήμα 4.8 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι η τριάδα $b_1b_2b_3$ λαμβάνει περιοδικά τις λογικές τιμές 111, 110, 101, 000, 011, 000. Επιπροσθέτως, επισημαίνεται ότι η διάρκεια ενός bit είναι 1 ns και αντιστοιχεί σε ρυθμό μετάδοσης (data rate) 1 Gbps.



Σχήμα 4.8: Απόκριση εξόδου συναρτήσει του χρόνου

Στο παραπάνω σχήμα τα 8 διαφορετικά πλάτη του ημιτονικού σήματος είναι ευδιάκριτα, αλλά η σχεδίαση αυτή υποφέρει από τα ακόλουθα μειονεκτήματα:

- Κατά τη μετάβαση από μια τιμή του πλάτους εξόδου σε άλλη παρουσιάζονται αρχετή χαθυστέρηση και σε ορισμένες περιπτώσεις χάποια spikes. Μέρος της καθυστέρησης οφείλεται στον μετατροπέα ψηφιαχού σήματος σε αναλογιχό αλλά και στο ψηφιαχό χύχλωμα και η ύπαρξη μεγάλης χαθυστέρησης καθιστά αδύνατη την αύξηση του ρυθμού μετάδοσης.
- Οι έξοδοι του ψηφιαχού χυχλώματος συνδέονται στις εισόδους του μετατροπέα ψηφιαχού σήματος σε αναλογιχό. Οι είσοδοι του μετατροπέα δεν παρουσιάζουν άπειρη αντίσταση με αποτέλεσμα οι έξοδοι του ψηφιαχού χυχλώματος να είναι αλλοιωμένες. Αυτό σημαίνει ότι η λογιχή τιμή 1 δεν αντιστοιχεί σε 700 mV χαι η λογιχή τιμή 0 δεν αντιστοιχεί σε 0 V. Η αδυναμία αυτή βελτιώνεται σχεδιάζοντας μεγάλες τις αντιστάσεις στο σχηματιχό του DAC και με μεγάλο λόγο ^W/_L τα τρανζίστορ στο σχηματιχό του ψηφιαχού χυχλώματος. Οι μεγάλες, όμως, διαστάσεις καταλαμβάνουν μεγαλύτερο εμβαδόν στην επιφάνεια ολοχληρωμένου χυχλώματος.
- Το κέρδος βρόχου είναι μεγαλύτερο της μονάδας στην περιοχή των 60 GHz, αλλά η τιμή του δεν απέχει σημαντικά από τη μονάδα. Αυτό σημαίνει πως είναι πιθανό λόγω process variation ή διακυμάνσεων της τάσης τροφοδοσίας ή της θερμοκρασίας η τιμή του κέρδους βρόχου να πέσει κάτω από τη μονάδα με αποτέλεσμα να μην εξασφαλίζεται η συνθήκη έναρξης ταλάντωσης. Ωστόσο, μεγαλύτερη τιμή κέρδους βρόχου θα οδηγούσε στην παραβίαση των σχέσεων $|V_{gs}|_{max} = |V_{gd}|_{max} = |V_{ds}|_{max} = 0.9 \text{ V} (\pm 10\%)$ στα τρανζίστορ.

4.3 Δεύτερη σχεδίαση του 8-ΡΑΜ διαμορφωτή

Το σχηματικό για την δεύτερη σχεδίαση του 8-PAM διαμορφωτή απεικονίζεται στο Σχήμα 4.9. Η διαφορά αυτής της σχεδίασης σε σχέση με την πρώτη είναι ότι το ρεύμα πόλωσης δημιουργείται από τα N_5 , N_6 , N_7 , N_8 , N_9 , N_{10} , N_{11} και N_{12} τρανζίστορ και έναν αποκωδικοποιητή (decoder) 3 σε 8. Κάθε συνδυασμός των 3 bits θέτει μόνο μία έξοδο του αποκωδικοποιητή σε λογική τιμή 1 και τις υπόλοιπες στο 0. Έτσι, άγει μόνο ένα από τα παραπάνω τρανζίστορ κάθε φορά και έχοντας διαφορετικές διαστάσεις από τα υπόλοιπα δημιουργεί κατάλληλο ρεύμα πόλωσης. Για τη σχεδίαση αυτή χρησιμοποιούνται δύο τροφοδοτικά, δηλαδή $A_-V_{DD} = 0.7$ V, $D_-V_{DD} = 0.45$ V και $V_{SS} = 0$. Η λογική τιμή 1 των bits αναπαρίσταται με NRZ παλμό πλάτους 0.45 V, ενώ η λογική τιμή 0 αντιστοιχεί σε μηδενική τάση. Ο αποκωδικοποιητής αποτελείται από αντιστροφείς και πύλες NAND 3 εισόδων.



Σχήμα 4.9: Σχηματικό της δεύτερης σχεδίασης του 8-PAM διαμορφωτή



Σχήμα 4.10: Σχηματικά και σύμβολα του αντιστροφέα (αριστερά) και της πύλης NAND 3 εισόδων (δεξιά)


Σχήμα 4.11: Σχηματικό του αποκωδικοποιητή



Σχήμα 4.12: Σχηματικό του αποκωδικοποιητή (συνέχεια)

Λεπτομέρειες για τα ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.9 αναγράφονται στον παρακάτω πίνακα. Για όσα στοιχεία δεν αναφέρεται κάτι, έχουν τις ίδιες διαστάσεις ή τα ίδια επιμέρους χαρακτηριστικά με την πρώτη σχεδίαση.

Ηλεκτρονικό στοιχείο	Δ ιαστάσεις
slvtnfet N_5	$\frac{W}{L} = \frac{56.8 \ um}{80 \ nm}$
slvtn fet ${\cal N}_6$	$\frac{W}{L} = \frac{69 \ um}{80 \ nm}$
slvtn fet N_7	$\frac{W}{L} = \frac{82 \ um}{80 \ nm}$
slvtn fet ${\cal N}_8$	$\frac{W}{L} = \frac{96 \ um}{80 \ nm}$
slvtnfet N_9	$\frac{W}{L} = \frac{109.6 \ um}{80 \ nm}$
slvtnfet N_{10}	$\frac{W}{L} = \frac{124.4 \ um}{80 \ nm}$
slvtnfet N_{11}	$\frac{W}{L} = \frac{140 \ um}{80 \ nm}$
slvtnfet N_{12}	$\frac{W}{L} = \frac{158 \ um}{80 \ nm}$

Πίναχας 4.3: Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.9

${ m b_1b_2b_3}$ (Ακολουθία λογικών τιμών)	Πλάτος της τάσης εξόδου (mV)
000	135
001	155
010	175
011	195
100	215
101	235
110	255
111	275

Πίναχας 4.4: Πλάτος της τάσης εξόδου συναρτήσει των bits

Για κάθε συνδυασμό των 3 bits η απόκριση ως προς τη συχνότητα του συντονισμένου φίλτρου C_2 - T_2 (Σχήμα 4.13) παρουσιάζει μέγιστο στην περιοχή των 60 GHz, ενώ καταπιέζεται οποιοδήποτε σήμα σε άλλη συχνότητα.

Αχόμα, για χάθε συνδυασμό των 3 bits το χέρδος βρόχου του ταλαντωτή (Σχήμα 4.14) είναι μεγαλύτερο της μονάδας μόνο στην περιοχή των 60 GHz εξαιτίας του συντονισμένου φίλτρου C_1 - T_1 . Η συνθήχη το χέρδος βρόχου να είναι μεγαλύτερο της μονάδας (περίσσεια χέρδους) εξασφαλίζει την έναρξη ταλάντωσης.



Σχήμα 4.13: Απόκριση συχνότητας του συντονισμένου φίλτρου C_2 - T_2 για κάθε συνδυασμό των 3 bits



Σχήμα 4.14: Κέρδος βρόχου του ταλαντωτή συναρτήσει της συχνότητας

Στο Σχήμα 4.15 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι η τριάδα $b_1b_2b_3$ λαμβάνει περιοδικά τις λογικές τιμές 111, 110, 101, 000, 011, 000, 000. Επιπροσθέτως, επισημαίνεται ότι η διάρκεια ενός bit είναι 1 ns και αντιστοιχεί σε ρυθμό μετάδοσης (data rate) 1 Gbps.



Σχήμα 4.15: Απόκριση εξόδου συναρτήσει του χρόνου

Στο παραπάνω σχήμα τα 8 διαφορετικά πλάτη του ημιτονικού σήματος είναι περισσότερο ευδιάκριτα σε σχέση με την πρώτη σχεδίαση. Επιπλέον, παρότι σε αυτή την περίπτωση δεν εμφανίζονται spikes, η καθυστέρηση κατά τη μετάβαση από μια τιμή του πλάτους εξόδου σε άλλη εξακολουθεί να είναι μεγάλη. Τέλος, το γεγονός ότι για κάθε ρεύμα πόλωσης χρησιμοποιείται διαφορετικό τρανζίστορ είναι εύκολο και αποτελεσματικό για τη διαδικασία της σχεδίασης, αλλά περισσότερα τρανζίστορ κα-ταλαμβάνουν μεγαλύτερο εμβαδόν στην επιφάνεια του ολοκληρωμένου κυκλώματος. Η ιδέα της τρίτης σχεδίασης του 8-PAM διαμορφωτή είναι να μειωθεί στο ελάχιστο ο αριθμός των τρανζίστορ που παράγουν το ρεύμα πόλωσης επιλέγοντας διαφορετικούς συνδυασμούς τρανζίστορ να άγουν κάθε φορά ανάλογα με τα bits b_1 , b_2 και b_3 .

Τρίτη σχεδίαση του 8-ΡΑΜ διαμορφωτή 4.4

4.4.1Αρχικό σχηματικό

Το αρχικό σχηματικό για την τρίτη σχεδίαση του 8-PAM διαμορφωτή απεικονίζεται στο Σχήμα 4.16. Η διαφορά αυτής της σχεδίασης σε σχέση με τις προηγούμενες είναι ότι οι πηγές των N_1 και N_2 τρανζίστορ συνδέονται σε μια ιδανική πηγή ρεύματος και το ρεύμα πόλωσης του διαφορικού ζεύγους δημιουργείται από τα N_5, N_6, N_7 και N_8 τρανζίστορ. Το N_5 τρανζίστορ άγει συνεχώς, ενώ τα N_6 , N_7 και N_8 άγουν συνδυαστικά ανάλογα με τα bits b_1 , b_2 και b_3 . Για τη σχεδίαση αυτή χρησιμοποιούνται δύο τροφοδοτικά, δηλαδή A_ $V_{DD} = 0.7 \text{ V}, D_{-}V_{DD} = 0.45 \text{ V}$ και $V_{SS} = 0. \text{ H}$ λογική τιμή 1 των bits αναπαρίσταται με NRZ παλμό πλάτους 0.45 V, ενώ η λογική τιμή 0 αντιστοιχεί σε μηδενιχή τάση. Η ελάχιστη τιμή ρεύματος που απαιτείται είναι 18 mA, όταν κανένα από τα N_6 , N_7 και N_8 δεν άγει, και η μέγιστη 24 mA, όταν τα N_6 , N_7 και N_8 άγουν ταυτόχρονα.



Σχήμα 4.16: Αρχικό σχηματικό της τρίτης σχεδίασης του 8-PAM διαμορφωτή

$b_1 b_2 b_3$ (Anonoobia noginav timav)	Π λάτος της τάσης εςοσου (Π ν)
000	205
001	225
010	245
011	265
100	285
101	305
110	325
111	345

 $(\mathbf{w} \mathbf{v})$

Πίναχας 4.5: Πλάτος της τάσης εξόδου συναρτήσει των bits

Λεπτομέρειες για τα ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.16 αναγράφονται στον παρακάτω πίνακα:

Ηλεγτρουικό στοιχείο	Δ ιαστάσεις /	
	Επιμέρους χαρακτηριστικά	
slvtnfet N_1 , N_2 , N_3 , N_4	$\frac{W}{L} = \frac{60 \ um}{40 \ nm}$	
slvtnfet N_5	$\frac{W}{L} = \frac{62 \ um}{40 \ nm}$	
slvtnfet N_6	$\frac{W}{L} = \frac{42 \ um}{40 \ nm}$	
slvtnfet N_7	$\frac{W}{L} = \frac{19.4 \ um}{40 \ nm}$	
slvtnfet N_8	$\frac{W}{L} = \frac{10.5 \ um}{40 \ nm}$	
C_1	126 fF	
C_2	$181.35~\mathrm{fF}$	
	Inner Diameter $= 22$ um	
Stacked, Primary-	Turn Width = 4.8 um	
tapped T_1, T_2	Primary Turns $= 1$	
	Secondary Turns $= 1$	
Ιδανική πηγή ρεύματος	12 mA	

Πίνακας 4.6: Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.16

Για κάθε συνδυασμό των 3 bits η απόκριση ως προς τη συχνότητα του συντονισμένου φίλτρου C_2 - T_2 (Σχήμα 4.17) παρουσιάζει μέγιστο στην περιοχή των 60 GHz, ενώ καταπιέζεται οποιοδήποτε σήμα σε άλλη συχνότητα.



Σχήμα 4.17: Απόκριση συχνότητας του συντονισμένου φίλτρου C_2 - T_2 για κάθε συνδυασμό των 3 bits

Αχόμα, για χάθε συνδυασμό των 3 bits το χέρδος βρόχου του ταλαντωτή (Σχήμα 4.18) είναι μεγαλύτερο της μονάδας μόνο στην περιοχή των 60 GHz εξαιτίας του συντονισμένου φίλτρου C_1 - T_1 . Η συνθήχη το χέρδος βρόχου να είναι μεγαλύτερο της μονάδας (περίσσεια χέρδους) εξασφαλίζει την έναρξη ταλάντωσης. Επίσης, παρατηρείται ότι σε αυτή την περίπτωση η τιμή του χέρδους απέχει σημαντιχά από τη μονάδα.



Σχήμα 4.18: Κέρδος βρόχου του ταλαντωτή συναρτήσει της συχνότητας

Στο Σχήμα 4.19 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι η τριάδα $b_1b_2b_3$ λαμβάνει περιοδικά τις λογικές τιμές 111, 110, 101, 100, 011, 010, 001, 000. Επιπροσθέτως, επισημαίνεται ότι η διάρκεια ενός bit είναι 1 ns και αντιστοιχεί σε ρυθμό μετάδοσης (data rate) 1 Gbps. Τα 8 διαφορετικά πλάτη του ημιτονικού σήματος είναι τόσο ευδιάκριτα όσο και στη δεύτερη σχεδίαση. Το σημαντικό, όμως, πλεονέκτημα της τρίτης σχεδίασης είναι η σημαντικά μικρότερη καθυστέρηση κατά τη μετάβαση από μια τιμή του πλάτους εξόδου σε άλλη.



Σχήμα 4.19: Απόκριση εξόδου συναρτήσει του χρόνου

4.4.2 Χρήση του Stacked, Dual-tapped μετασχηματιστή

Στο σημείο αυτό τόσο ο μετασχηματιστής T_1 με τα πηνία L_1 και L_2 όσο και ο μετασχηματιστής T_2 αντικαθίστανται με stacked, dual - tapped μετασχηματιστές. Η περιγραφή των stacked, dual – tapped μετασχηματιστών έγινε στην ενότητα 3.6.3. Το σχηματικό για την τρίτη σχεδίαση του 8-PAM διαμορφωτή με τους stacked, dual - tapped μετασχηματιστές απεικονίζεται στο Σχήμα 4.20.



Σχήμα 4.20: Σχηματικό της τρίτης σχεδίασης του 8-PAM διαμορφωτή με τους stacked, dual - tapped μετασχηματιστές

Στο Σχήμα 4.21 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι η τριάδα $b_1b_2b_3$ λαμβάνει περιοδικά τις λογικές τιμές 111,

110, 101, 100, 011, 010, 001, 000. Επιπροσθέτως, επισημαίνεται ότι η διάρχεια ενός bit είναι 1 ns χαι αντιστοιχεί σε ρυθμό μετάδοσης (data rate) 1 Gbps.



Σχήμα 4.21: Απόκριση εξόδου συναρτήσει του χρόνου

Η χυματομορφή του Σχήματος 4.21 είναι σχεδόν πανομοιότυπη με αυτή του Σχήματος 4.19. Ωστόσο, το 1 Gbps δεν είναι ο μέγιστος ρυθμός μετάδοσης που μπορεί να επιτευχθεί. Για να βρεθεί ο μέγιστος ρυθμός μετάδοσης πραγματοποιούνται διαδοχικές προσομοιώσεις αυξάνοντας κάθε φορά το ρυθμό μετάδοσης. Η οριακή τιμή ρυθμού μετάδοσης όπου ο 8-PAM διαμορφωτής μπορεί να ανταποκριθεί είναι τα 12 Gbps. Στο Σχήμα 4.22 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο για ρυθμό μετάδοσης 12 Gbps. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι η τριάδα $b_1b_2b_3$ λαμβάνει περιοδικά τις λογικές τιμές 111, 110, 101, 100, 011, 010, 001, 000. Ακόμα, στο Σχήμα 4.23 παρουσιάζεται πάλι η τάση εξόδου για ρυθμό μετάδοσης 12 Gbps με σημειωμένα με κόκκινο χρώμα τα 8 διαφορετικά πλάτη του ημιτονικού σήματος.



Σχήμα 4.22: Απόκριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 12 Gbps



Σχήμα 4.23: Απόκριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 12 Gbps με σημειωμένα με κόκκινο χρώμα τα 8 διαφορετικά πλάτη του ημιτονικού σήματος

Στα δύο παραπάνω σχήματα παρατηρείται ότι η μεγαλύτερη καθυστέρηση κατά τη μετάβαση από μια τιμή του πλάτους εξόδου σε άλλη είναι κατά τη μετάβαση από τη μικρότερη τιμή του πλάτους εξόδου στη μεγαλύτερη και αντίστροφα. Για το λόγο αυτό κρίνεται σκόπιμο να εξεταστεί η απόκριση του 8-PAM διαμορφωτή όταν τα bits $b_1b_2b_3$ είναι τέτοια ώστε η τιμή του πλάτους εξόδου να εναλλάσσεται από τη μικρότερη στη μεγαλύτερη και αντίστροφα.



Σχήμα 4.24: Απόκριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 12 Gbps όταν η τιμή του πλάτους εξόδου εναλλάσσεται από τη μικρότερη στη μεγαλύτερη και αντίστροφα

Σύμφωνα με το Σχήμα 4.24, η καθυστέρηση κατά τη μετάβαση από τη μικρότερη τιμή του πλάτους εξόδου στη μεγαλύτερη και αντίστροφα είναι ανεκτή, δηλαδή ένας αποδιαμορφωτής θα μπορούσε να ανιχνεύσει ποια τιμή του πλάτους εξόδου έχει μεταδοθεί. Η καθυστέρηση για οποιαδήποτε άλλη μετάβαση θα είναι μικρότερη. Επομένως, ο 8-PAM διαμορφωτής που σχεδιάστηκε είναι κατάλληλος για εφαρμογές που απαιτούν ρυθμό μετάδοσης μέχρι 12 Gbps.

4.4.3 SystemVue

Η κυματομορφή του Σχήματος 4.22, που αποτελεί το διαμορφωμένο σήμα εκπομπής, τίθεται ως είσοδος στο σύστημα λήψης (Σχήμα 2.4) του 8-PAM πομποδέκτη στο SystemVue. Στο Σχήμα 4.25 απεικονίζεται ο αστερισμός του συστήματος λήψης θεωρώντας την περίπτωση γραμμικής λειτουργίας, δηλαδή η τάση στην έξοδο του Lowpass Filter του συστήματος λήψης είναι ανάλογη της τάσης του διαμορφωμένου σήματος στην είσοδο του συστήματος λήψης, με σταθερά αναλογίας ίση με τη μονάδα. Παρατηρείται ότι οι χαρτεσιανές συντεταγμένες των σημείων του αστερισμού ταιριάζουν με πλάτη της τάσης εξόδου στον Πίναχα 4.5.



Σχήμα 4.25: Αστερισμός του 8-PAM σχήματος διαμόρφωσης του συστήματος λήψης, όπως προκύπτει από το SystemVue

4.4.4 Layout

Το σχηματικό, το layout του οποίου σχεδιάζεται, παρουσιάζεται στο Σχήμα 4.26. Η επικοινωνία του ολοκληρωμένου κυκλώματος με τον εξωτερικό κόσμο γίνεται μέσω των σημείων I_{dc} , A_-V_{DD} , D_-V_{DD} , V_{SS} , b_1 , b_2 , b_3 , Out_1 και Out_2 . Αναλυτικότερα, στο σημείο I_{dc} συνδέεται η πηγή ρεύματος των 12 mA, στα A_-V_{DD} , D_-V_{DD} και V_{SS} τα τροφοδοτικά και η γείωση, στα b_1 , b_2 και b_3 εισέρχονται τα προς μετάδοση bits και στα Out_1 και Out_2 συνδέεται το φορτίο. Τέλος, σημειώνεται ότι το layout, που απεικονίζεται στο Σχήμα 4.27, καταλαμβάνει επιφάνεια 154 um x 43.6 um.



Σχήμα 4.26: Σχηματικό το layout του οποίου πρόκειται να σχεδιαστεί



Σχήμα 4.27: Layout του σχηματικού του Σχήματος 4.25

4.4.5 Άλλες χρήσεις του 8-ΡΑΜ διαμορφωτή

Όπως αναφέρεται και στην ενότητα 4.1, οι τιμές των 3 bits, b_1 , b_2 και b_3 , καθορίζουν το ρεύμα πόλωσης του διαφορικού ζεύγους. Κάθε ένας από του $2^3 = 8$ συνδυασμούς των 3 bits δημιουργεί μέσω του μετατροπέα τάσης σε ρεύμα ένα διαφορετικό ρεύμα πόλωσης για το διαφορικό ζεύγος, σύμφωνα με τον Πίνακα 4.5. Ωστόσο, αν κάποιες από τις τιμές των 3 bits παραμείνουν σταθερές, τότε τα υπόλοιπα bits δημιουργούν λιγότερους συνδυασμούς, άρα και λιγότερα ρεύματα πόλωσης για το διαφορικό ζεύγος. Με αυτή την τεχνική ο 8-PAM διαμορφωτής μπορεί να χρησιμοποιηθεί και είτε ως 4-PAM είτε ως 2-PAM διαμορφωτής.

4-PAM διαμορφωτής

Για τη χρήση του 8-PAM διαμορφωτή ως 4-PAM διαμορφωτή υπάρχουν 2 εναλλακτικές που μπορούν να εφαρμοστούν. Σύμφωνα με την πρώτη, η τιμή ενός bit παραμένει σταθερή και τα άλλα 2 bits μεταφέρουν την πληροφορία. Ένα παράδειγμα της συγκεκριμένης εναλλακτικής είναι η τιμή b_1 να είναι 0 και τα b_2 και b_3 να δημιουργούν 4 ρεύματα πόλωσης για το διαφορικό ζεύγος, όπως φαίνεται στο Σχήμα 4.28. Το πλάτος της τάσης εξόδου συναρτήσει των bits δίνεται στον Πίνακα 4.7. Στο Σχήμα 4.29 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέχυψε θεωρώντας ότι τα b_1' και b_2' λαμβάνουν περιοδικά τις λογικές τιμές 11, 10, 01, 00. Επιπροσθέτως, επισημαίνεται ότι ο ρυθμός μετάδοσης (data rate) είναι 12 Gbps.



Σχήμα 4.28: 4-ΡΑΜ διαμορφωτής: Παράδειγμα για την πρώτη εναλλακτική

${f b_1}' {f b_2}'$ (Αχολουθία λογιχών τιμών)	b1b2b3 (Αχολουθία λογιχών τιμών)	Πλάτος της τάσης εξόδου (mV)
00	000	205
01	001	225
10	010	245
11	011	265

Πίνακας 4.7: Πλάτος της τάσης εξόδου συναρτήσει των bits για την πρώτη εναλλακτική



Σχήμα 4.29: 4-PAM διαμορφωτής: Απόκριση εξόδου συναρτήσει του χρόνου για το παράδειγμα της πρώτης εναλλακτικής

Κατά τη δεύτερη εναλλαχτική, οι είσοδοι των 2 bits βραχυκυκλώνονται με αποτέλεσμα να δημιουργούνται και πάλι 4 ρεύματα πόλωσης για το διαφορικό ζεύγος. Ένα παράδειγμα της συγκεκριμένης εναλλακτικής φαίνεται στο Σχήμα 4.30. Το πλάτος της τάσης εξόδου συναρτήσει των bits δίνεται στον Πίνακα 4.8. Σημειώνεται ότι σε αυτή την περίπτωση η διαφορά μεταξύ των τιμών διαδοχικών πλατών της τάσης εξόδου δεν είναι σταθερή. Στο Σχήμα 4.31 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι τα b_1' και b_2' λαμβάνουν περιοδικά τις λογικές τιμές 11, 10, 01, 00. Επιπροσθέτως, επισημαίνεται ότι ο ρυθμός μετάδοσης (data rate) είναι 12 Gbps.



Σχήμα 4.30: 4-ΡΑΜ διαμορφωτής: Παράδειγμα για την δεύτερη εναλλακτική

$\mathbf{b_1}^{'}\mathbf{b_2}^{'}$	$\mathbf{b_1 b_2 b_3}$	Πλάτος της τάσης
(Αχολουθία λογικών τιμών)	(Αχολουθία λογικών τιμών)	εξόδου (mV)
00	000	205
01	001	225
10	110	325
11	111	345

Πίναχας 4.8: Πλάτος της τάσης εξόδου συναρτήσει των bits για την δεύτερη εναλλαχτιχή



Σχήμα 4.31: 4-PAM διαμορφωτής: Απόκριση εξόδου συναρτήσει του χρόνου για το παράδειγμα της δεύτερης εναλλακτικής

2-PAM διαμορφωτής

Για τη χρήση του 8-PAM διαμορφωτή ως 2-PAM διαμορφωτή υπάρχουν 3 εναλλακτικές που μπορούν να εφαρμοστούν. Σύμφωνα με την πρώτη, οι τιμές 2 bits παραμένουν σταθερές και το τρίτο bit μεταφέρει την πληροφορία. Ένα παράδειγμα της συγκεκριμένης εναλλακτικής είναι οι τιμές των b_2 και b_3 να είναι 0 και το b_1 να δημιουργεί 2 ρεύματα πόλωσης για το διαφορικό ζεύγος, όπως φαίνεται στο Σχήμα 4.32. Το πλάτος της τάσης εξόδου συναρτήσει του bit δίνεται στον Πίνακα 4.9. Στο Σχήμα 4.33 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι το b_1' λαμβάνει περιοδικά τις λογικές τιμές 1, 0. Επιπρο-

σθέτως, επισημαίνεται ότι ο ρυθμός μετάδοσης (data rate) είναι 12 Gbps.



Σχήμα 4.32: 2-ΡΑΜ διαμορφωτής: Παράδειγμα για την πρώτη εναλλακτική







Σχήμα 4.33: 2-PAM διαμορφωτής: Απόκριση εξόδου συναρτήσει του χρόνου για το παράδειγμα της πρώτης εναλλακτικής

Κατά τη δεύτερη εναλλακτική, οι είσοδοι των 2 bits βραχυκυκλώνονται και η τιμή του τρίτου bit παραμένει σταθερή με αποτέλεσμα να δημιουργούνται και πάλι 2 ρεύματα πόλωσης για το διαφορικό ζεύγος. Ένα παράδειγμα της συγκεκριμένης εναλλακτικής φαίνεται στο Σχήμα 4.34. Το πλάτος της τάσης εξόδου συναρτήσει του bit δίνεται

στον Πίνακα 4.10. Στο Σχήμα 4.35 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι το b_1' λαμβάνει περιοδικά τις λογικές τιμές 1, 0. Επιπροσθέτως, επισημαίνεται ότι ο ρυθμός μετάδοσης (data rate) είναι 12 Gbps.



Σχήμα 4.34: 2-ΡΑΜ διαμορφωτής: Παράδειγμα για την δεύτερη εναλλακτική

b1΄ (Αχολουθία λογιχών τιμών)	b1b2b3 (Ακολουθία λογικών τιμών)	Πλάτος της τάσης εξόδου (mV)
0	000	205
1	011	265





Σχήμα 4.35: 2-PAM διαμορφωτής: Απόκριση εξόδου συναρτήσει του χρόνου για το παράδειγμα της δεύτερης εναλλακτικής

Κατά την τρίτη εναλλακτική, οι είσοδοι και των 3 bits βραχυκυκλώνονται με αποτέλεσμα να δημιουργούνται και πάλι 2 ρεύματα πόλωσης για το διαφορικό ζεύγος. Ένα παράδειγμα της συγκεκριμένης εναλλακτικής φαίνεται στο Σχήμα 4.36. Το πλάτος της τάσης εξόδου συναρτήσει του bit δίνεται στον Πίνακα 4.11. Η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο για ρυθμό μετάδοσης 12 Gbps και θεωρώντας ότι το b_1' λαμβάνει περιοδικά τις λογικές τιμές 1, 0 είναι πανομοιότυπη με την κυματομορφή του Σχήματος 4.24.



Σχήμα 4.36: 2-ΡΑΜ διαμορφωτής: Παράδειγμα για την τρίτη εναλλακτική

b1΄ (Αχολουθία λογιχών τιμών)	b1b2b3 (Ακολουθία λογικών τιμών)	Πλάτος της τάσης εξόδου (mV)
0	000	205
1	111	345

Πίνακας 4.11: Πλάτος της τάσης εξόδου συναρτήσει των bits για την δεύτερη εναλλακτική

4.4.6 Bandgap References

Τα χυχλώματα Bandgap σχεδιάζονται με τέτοιο τρόπο ώστε να παράγουν επίπεδα συνεχούς (DC) τάσης και ρεύματος αναφοράς, τα οποία παραμένουν κατά το δυνατόν σταθερά σε ενδεχόμενες μεταβολές της τάσης τροφοδοσίας (voltage variations), της θερμοχρασίας (temperature variations) ή σε παραλλαγές στην λειτουργία των ηλεκτρονικών στοιχείων (process variations). Η ανεξαρτησία ως προς τη θερμοχρασία επιτυγχάνεται συνδυάζοντας ποσότητες με θετικό (Proportional to Absolute Temperature, PTAT) και ποσότητες με αρνητικό (Complementary to Absolute Temperature, CTAT) θερμοχρασιακό συντελεστή, έτσι ώστε η νέα ποσότητα που σχηματίζεται να έχει κατά προσέγγιση σταθερό θερμοχρασιακό συντελεστή.

Η προτεινόμενη τοπολογία που υλοποιεί ένα κύκλωμα Bandgap παρουσιάζεται στα Σχήματα 4.37 και 4.38. Το συγκεκριμένο κύκλωμα έχει 3 εξόδους. Στην πρώτη έξοδο παράγεται μια DC τάση αναφοράς 350 mV η οποία τροφοδοτεί τον LDO (θα περιγραφεί αργότερα), στη δεύτερη μια DC τάση αναφοράς 450 mV η οποία συνδέεται στην πύλη του N_5 τρανζίστορ του Σχήματος 4.20 και στην τρίτη ένα ρεύμα αναφοράς (το ρεύμα του N_6 τρανζίστορ) που θα χρησιμοποιηθεί για να αντι-

τρανζίστορ θα τοποθετηθεί αντί της ιδανικής πηγής ρεύματος που θα σχηματίζει ένα καθρέπτη ρεύματος με το N_6 τρανζίστορ του Σχήματος 4.38.





Σχήμα 4.38: Κύκλωμα Bandgap (συνέχεια)

Μια από τις θεμελιώδεις αρχές για την ορθή λειτουργία του παραπάνω κυκλώματος Bandgap είναι τα ρεύματα που διαρρέουν τα N_4 και N_5 τρανζίστορ να είναι ίσα. Η κοινή αυτή τιμή των ρευμάτων μπορεί να είναι τόσο μη μηδενική όσο και μηδενική. Και οι 2 τιμές οδηγούν σε ευσταθείς καταστάσεις για το κύκλωμα, αλλά μηδενική τιμή σημαίνει πως το κύκλωμα Bandgap βρίσκεται εκτός λειτουργίας. Συνεπώς, απαιτείται ένα επιπλέον κύκλωμα το οποίο θα εξασφαλίζει ότι η κοινή τιμή των ρευμάτων θα είναι μη μηδενική. Το κύκλωμα αυτό ονομάζεται Start-up Circuit και απεικονίζεται στο Σχήμα 4.39.



Σχήμα 4.39: Start-up Circuit

Λεπτομέρειες για τα ηλε
κτρονικά στοιχεία του σχηματικού των Σχημάτων 4.37, 4.38 κα
ι4.39αναγράφονται στον παρακάτω πίνακα:

Ηλεκτρονικό στοιχείο	Δ ιαστάσεις /
	Επιμέρους χαρακτηριστικά
lvtnfet N_1	$\frac{W}{L} = \frac{2.4 \ um}{300 \ nm}$
lvtnfet N_2	$\frac{W}{L} = \frac{2.4 \ um}{32 \ nm}$
lvtnfet N_3 , lvtpfet P_1	$\frac{W}{L} = \frac{2.4 \ um}{18 \ nm}$
nfet N_4	$\frac{W}{L} = \frac{26.56 \ um}{80 \ nm}$
nfet N_5	$\frac{W}{L} = \frac{6.64 \ um}{80 \ nm}$
slvtnfet N_6	$\frac{W}{L} = \frac{3.2 \ um}{40 \ nm}$
lvtpfet P_2	$\frac{W}{L} = \frac{4.8 \ um}{32 \ nm}$
slvtpfet P_3 , P_4 , P_6 , P_8	$\frac{W}{L} = \frac{3 \ um}{300 \ nm}$
slvtpfet P_5, P_7, P_9	$\frac{W}{L} = \frac{6 \ um}{300 \ nm}$
slvtpfet P_{10}	$\frac{W}{L} = \frac{12 \ um}{300 \ nm}$
slvtpfet P_{11}	$\frac{W}{L} = \frac{96 \ um}{300 \ nm}$
R_1	$4 \text{ k}\Omega$
R_2	$3.36~\mathrm{k}\Omega$
R_3	3.877 kΩ
R_4	4.89 kΩ
R_5	$6.33 \ \mathrm{k}\Omega$
C_1	313.17 fF

Πίνακας 4.12: Ηλεκτρονικά στοιχεία του σχηματικού του Σχημάτων 4.37, 4.38 και 4.39

Αχόμα, για τη σχεδίαση του χυχλώματος Bandgap χρησιμοποιούνται και 2 ενισχυτές. Οι 2 ενισχυτές είναι κοινοί, είναι της μορφής Operational Transconductance Amplifier (OTA) και το σχηματικό τους φαίνεται στο Σχήμα 4.40.



Σχήμα 4.40: Operational Transconductance Amplifier

Λεπτομέρειες για τα ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.40 αναγράφονται στον παρακάτω πίνακα:

Ηλεκτρονικό στοιχείο	Δ ιαστάσεις /	
	Επιμέρους χαρακτηριστικά	
slvtnfet N_1, N_2, N_5, N_6	$\frac{W}{L} = \frac{3 \ um}{210 \ nm}$	
lvtnfet N_3, N_4	$\frac{W}{L} = \frac{6 \ um}{210 \ nm}$	
slvtpfet $P_1, P_2, P_3, P_7, P_8, P_9, P_{10}$	$\frac{W}{L} = \frac{3 \ um}{200 \ nm}$	
slvtpfet P_4	$\frac{W}{L} = \frac{6 \ um}{200 \ nm}$	
slvtpfet P_5, P_6	$\frac{W}{L} = \frac{3.5 \ um}{80 \ nm}$	
R_1	$5.39~\mathrm{k}\Omega$	
R_2	$5.55 \ \mathrm{k}\Omega$	
R_3	$5.168 \text{ k}\Omega$	

Πίναχας 4.13: Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.40

· · · VDD ·	Vref_350m -
Bandgap	Vref_45Øm -
· · · VSS ·	· ·Vb_Iref -

Σχήμα 4.41: Το κύκλωμα Bandgap ως σύμβολο

Ακολούθως, για να διαπιστωθεί η σωστή λειτουργία του κυκλώματος Bandgap πραγματοποιούνται προσομοιώσεις με παραλλαγές στη λειτουργία των ηλεκτρονικών στοιχείων, την τάση τροφοδοσίας και την θερμοκρασία (Process, Voltage, Temperature Variations, PVT Variations). Σημειώνεται ότι, επειδή οι έξοδοι του κυκλώματος συνδέονται σε πύλες τρανζίστορ κι επομένως οδηγούν ένα χωρητικό φορτίο, οι προσομοιώσεις γίνονται συνδέοντας έναν ιδανικό πυκνωτή 0.5 pF σε κάθε έξοδο. Η ονομαστική τιμή της τάσης τροφοδοσίας είναι $V_{DD} = 0.9$ V.

 $Vref_350m$ συναρτήσει της θερμοκρασίας με παραλλαγές στη λειτουργία των ηλεκτρονικών στοιχείων και την τάση τροφοδοσίας



Σχήμα 4.42: $V_{DD} = 0.8$ V

Σχήμα 4.43: $V_{DD} = 0.9$ V



Σχήμα 4.44: $V_{DD} = 1$ V

Vref_350m συναρτήσει του χρόνου με PVT Variations

Στις παραχάτω προσομοιώσεις η τάση τροφοδοσίας ξεχινάει από 0 V και στη συνέχεια αυξάνεται γραμμικά μέχρι τη μέγιστη τιμή της. Στόχος των προσομοιώσεων αυτών είναι να επιβεβαιωθεί η σωστή λειτουργία του Start-up Circuit.



Σχήμα 4.45: $V_{DD} = 0.9$ V και T = 27 °C



Σχήμα 4.47: $V_{DD} = 0.8$ V και T = 125 °C







Σχήμα 4.48:
$$V_{DD} = 1$$
 V και T = 125 °C



Σχήμα 4.49: $V_{DD} = 0.8$ V και T = -40 °C





Σχήμα 4.50: $V_{DD} = 0.9$ V και T = 27 °C



1Ė8



Σχήμα 4.52: $V_{DD}=0.8~{\rm V}$ και ${\rm T}=125~{\rm ^{\circ}C}$

Σχήμα 4.53: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.54: $V_{DD} = 0.8 \text{ V}$ και T = -40 °C



Output Noise (Vref_350m) συναρτήσει της συχνότητας με PVT Variations

Σχήμα 4.55: $V_{DD}=0.9~{
m V}$ και ${
m T}=27~{
m ^{\circ}C}$

Σχήμα 4.56: $V_{DD} = 1$ V και T = -40 °C

1Ė8



Σχήμα 4.57: $V_{DD} = 0.8 \text{ V}$ και $\mathrm{T} = 125 \ ^{\circ}\mathrm{C}$

Σχήμα 4.58: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.59: $V_{DD} = 0.8$ V και T = -40 °C

Vref_450m συναρτήσει της θερμοχρασίας με παραλλαγές στη λειτουργία των ηλεχτρονιχών στοιχείων και την τάση τροφοδοσίας



Σχήμα 4.60: $V_{DD} = 0.8$ V



Σχήμα 4.61:
$$V_{DD} = 0.9$$
 V



Σχήμα 4.62: $V_{DD} = 1$ V



Σχήμα 4.63: $V_{DD} = 0.9$ V και T = 27 °C



Σχήμα 4.64: $V_{DD} = 1$ V και T = -40 °C



Σχήμα 4.65: $V_{DD} = 0.8$ V και T = 125 °C



Σχήμα 4.66: $V_{DD} = 1$ V και T = 125 °C

Time (ns)



Σχήμα 4.67: $V_{DD} = 0.8 \text{ V}$ και T = -40 °C



PSRR (Vref_450m) συναρτήσει της συχνότητας με PVT Variations







Σχήμα 4.70: $V_{DD}=0.8~{
m V}$ και ${
m T}=125~{
m ^{\circ}C}$

Σχήμα 4.71: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.72: $V_{DD}=0.8~\mathrm{V}$ και $\mathrm{T}=\text{-}40~^{\circ}\mathrm{C}$



Output Noise (Vref_450m) συναρτήσει της συχνότητας με PVT Variations

Σχήμα 4.73: $V_{DD} = 0.9$ V και T = 27 °C

Σχήμα 4.74: $V_{DD} = 1$ V και T = -40 °C



Σχήμα 4.75: $V_{DD} = 0.8$ V και T = 125 °C

Σχήμα 4.76: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.77: $V_{DD} = 0.8$ V και T = -40 °C

Iref συναρτήσει της θερμοκρασίας με παραλλαγές στη λειτουργία των ηλεκτρονικών στοιχείων και την τάση τροφοδοσίας



Σχήμα 4.78: $V_{DD} = 0.8$ V



Σχήμα 4.79:
$$V_{DD}=0.9~\mathrm{V}$$



Σχήμα 4.80: $V_{DD} = 1 \text{ V}$

Iref συναρτήσει του χρόνου με PVT Variations



Σχήμα 4.81: $V_{DD} = 0.9$ V και T = 27 °C



Σχήμα 4.82: $V_{DD} = 1$ V και T = -40 °C





Typical - Typical

Σχήμα 4.83: $V_{DD}=0.8~\mathrm{V}$ και T = 125 °C

Σχήμα 4.84: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.85: $V_{DD} = 0.8$ V και T = -40 °C

PSRR (Iref) συναρτήσει της συχνότητας με PVT Variations





Σχήμα 4.87: $V_{DD} = 1$ V και T = -40 °C



Σχήμα 4.88: $V_{DD} = 0.8 \text{ V}$ και T = 125 °C

Σχήμα 4.89: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.90: $V_{DD} = 0.8$ V και T = -40 °C







Σχήμα 4.91: $V_{DD} = 0.9$ V και T = 27 °C

Σχήμα 4.92: $V_{DD}=1~\mathrm{V}$ και $\mathrm{T}=-40~^{\circ}\mathrm{C}$





Σχήμα 4.94: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.95: $V_{DD} = 0.8 \text{ V}$ και T = -40 °C

4.4.7 Low-Dropout Regulators (LDOs)

Οι γραμμικοί ρυθμιστές χαμηλής πτώσης τάσης (LDOs) τροφοδοτούν ένα φορτίο με κατά το δυνατόν σταθερή τάση σε PVT Variations, προσφέροντας παράλληλα το απαιτούμενο ρεύμα και απορρίπτοντας ενδεχόμενο θόρυβο. Ο σχεδιαζόμενος LDO (Σχήμα 4.96) αποτελείται από έναν ενισχυτή (Error-Amplifier), ένα δικτύωμα 2 αντιστάσεων που σχηματίζει ένα βρόχο αρνητικής ανάδρασης και ένα τρανζίστορ μεγάλων διαστάσεων (Pass Device), το οποίο είναι υπεύθυνο για την παροχή του ρεύματος προς το φορτίο. Η τάση εξόδου του κυμαίνεται στα 700 mV.



Σχήμα 4.96: Σχηματικό του LDO

Ο Error-Amplifier είναι ο ίδιος ενισχυτής με αυτόν στο Σχήμα 4.40, ενώ λεπτομέρειες για τα υπόλοιπα ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.96 αναγράφονται στον παρακάτω πίνακα:

Ηλεκτρονικό στοιχείο	Δ ιαστάσεις /
	Επιμέρους χαρακτηριστικά
slvtpfet P_1	$\frac{W}{L} = \frac{720 \ um}{18 \ nm}$
R_1, R_2	$4 \text{ k}\Omega$

Πίναχας 4.14: Ηλεκτρονικά στοιχεία του σχηματικού του Σχήματος 4.96



Σχήμα 4.97: Ο LDO ως σύμβολο

Ακολούθως, για να διαπιστωθεί η σωστή λειτουργία του LDO πραγματοποιούνται προσομοιώσεις με PVT Variations. Σημειώνεται ότι οι προσομοιώσεις γίνονται θεωρώντας ως φορτίο μια ιδανική πηγή ρεύματος 24 mA παράλληλα συνδεδεμένη με έναν ιδανικό πυκνωτή 5 pF και συνδέοντας την Vref_350m είσοδο του LDO με την Vref_350m έξοδο του κυκλώματος Bandgap της ενότητας 4.4.6. Η ονομαστική τιμή της τάσης τροφοδοσίας είναι $V_{DD} = 0.9$ V.



675

670 -

-40 -30 -20 -10 0 10 20 30 40 50 60 70 80 90 100 110 120

Σχήμα 4.99: $V_{DD} = 0.9$ V

T (°C)

680

675

670

-40 -30 -20 -10 0 10 20 30 40 50 60 70 80 90 100 110 120

T (°C)

Σχήμα 4.98: $V_{DD} = 0.8$ V





Σχήμα 4.100: $V_{DD} = 1 \text{ V}$

Vout συναρτήσει του χρόνου με PVT Variations



Σχήμα 4.101: $V_{DD} = 0.9$ V και T = 27 °C

730 -

725

720









Σχήμα 4.103: $V_{DD}=0.8~\mathrm{V}$ και $\mathrm{T}=125~^{\circ}\mathrm{C}$

Σχήμα 4.104: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.105: $V_{DD} = 0.8 \text{ V}$ και T = -40 °C

Με βάση τα αποτελέσματα των παραπάνω προσομοιώσεων, συμπεραίνεται πως ο βρόχος αρνητικής ανάδρασης δεν οδηγεί την έξοδο του LDO ούτε σε αστάθεια ούτε σε ταλαντώσεις.
PSRR (Vout) συναρτήσει της συχνότητας με PVT Variations





Σχήμα 4.106: $V_{DD} = 0.9$ V και T = 27 °C

Σχήμα 4.107: $V_{DD}=1$ V και T = -40 °C



Σχήμα 4.108: $V_{DD} = 0.8 \text{ V}$ και T = 125 °C

Σχήμα 4.109: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.110: $V_{DD}=0.8~\mathrm{V}$ και $\mathrm{T}=\text{-}40~^{\circ}\mathrm{C}$







Σχήμα 4.111: $V_{DD} = 0.9$ V και T = 27 °C

Σχήμα 4.112: $V_{DD} = 1$ V και T = -40 °C



Σχήμα 4.113: $V_{DD}=0.8~\mathrm{V}$ και $\mathrm{T}=125~^{\circ}\mathrm{C}$

Σχήμα 4.114: $V_{DD} = 1$ V και T = 125 °C



Σχήμα 4.115: $V_{DD} = 0.8 \text{ V}$ και T = -40 °C

4.4.8 Πλήρες σχηματικό

Στο αρχικό σχηματικό του 8-PAM διαμορφωτή προσθέτονται το κύκλωμα Bandgap και ο LDO. Το πλήρες σχηματικό παρουσιάζεται στο Σχήμα 4.116, όπου το N₉ τρανζίστορ, που έχει αντικαταστήσει την ιδανική πηγή ρεύματος, είναι τύπου slvtnfet και έχει λόγο διαστάσεων $\frac{W}{L} = \frac{76.8 \ um}{40 \ nm}$. Για τη σχεδίαση αυτή χρησιμοποιείται ένα τροφοδοτικό, δηλαδή $V_{DD} = 0.9$ V και $V_{SS} = 0$. Η λογική τιμή 1 των bits αναπαρίσταται με NRZ παλμό πλάτους 0.45 V, ενώ η λογική τιμή 0 αντιστοιχεί σε μηδενική τάση.



Σχήμα 4.116: Πλήρες σχηματικό της τρίτης σχεδίασης του 8-PAM διαμορφωτή

Στο Σχήμα 4.117 απεικονίζεται η απόκριση της εξόδου (τάση στους ακροδέκτες της αντίστασης φορτίου R_L) σε συνάρτηση με το χρόνο. Η γραφική αυτή παράσταση προέκυψε θεωρώντας ότι η τριάδα $b_1b_2b_3$ λαμβάνει περιοδικά τις λογικές τιμές 111, 110, 101, 100, 011, 010, 001, 000. Το κύκλωμα Bandgap και ο LDO προσδίδουν, όπως είναι αναμενόμενο, επιπλέον καθυστέρηση κατά τη μετάβαση από μια τιμή του πλάτους εξόδου σε άλλη με αποτέλεσμα ο μέγιστος ρυθμός μετάδοσης να περιορίζεται από τα 12 στα 6 Gbps.



Σχήμα 4.117: Απόκριση εξόδου συναρτήσει του χρόνου για ρυθμό μετάδοσης 6 Gbps

Αν και οι προσθήκες του κυκλώματος Bandgap και του LDO μειώνουν τη μέγιστη τιμή του Data Rate, συνεισφέρουν σημαντικά και αποτελεσματικά στην ανοχή του 8-PAM διαμορφωτή σε ενδεχόμενες μεταβολές της τάσης τροφοδοσίας και της θερμοκρασίας ή σε παραλλαγές στην λειτουργία των ηλεκτρονικών στοιχείων. Στον παρακάτω πίνακα παρουσιάζονται τα αποτελέσματα των προσομοιώσεων με PVT Variations που πραγματοποιήθηκαν στο πλήρες σχηματικό του 8-PAM διαμορφωτή και αναφέρονται στη διακύμανση των τιμών του πλάτους της τάσης εξόδου.

$\mathbf{b_1 b_2 b_3}$	Ελάχιστο πλάτος	Μέγιστο πλάτος
(Ακολουθία λογικών τιμών)	της τάσης εξόδου (mV)	της τάσης εξόδου (mV)
000	158	223
001	168	248
010	161	268
011	191	287
100	170	306
101	192	327
110	198	336
111	196	354

Πίνακας 4.15: Διακύμανση των τιμών του πλάτους της τάσης εξόδου με PVT Variations

Κεφάλαιο 5

Συμπεράσματα και μελλοντική εργασία

Στην παρούσα διπλωματική εργασία παρουσιάζεται ένας 8-PAM διαμορφωτής, ο οποίος προορίζεται για εφαρμογές που λειτουργούν γύρω από τη συχνότητα των 60 GHz. Αποτελείται από έναν cross - coupled ταλαντωτή κι ένα διαφορικό ζεύγος, το οποίο παράγει στην έξοδό του ημιτονικά σήματα διαφορετικού πλάτους μεταβάλλοντας το ρεύμα πόλωσής του. Οι τιμές του ρεύματος πόλωσης εξαρτώνται από 3 bits. Κατάλληλοι συνδυασμοί αυτών των bits δίνουν τη δυνατότητα στον 8-PAM διαμορφωτής. Η προσαρμοστική αυτή δυνατότητα προσθέτει ευελιξία κάνοντας τον 8-PAM διαμορφωτή κατάλληλο για ακόμα περισσότερες εφαρμογές. Ακόμα, επισημαίνεται πως το Data Rate μπορεί να αγγίξει μέχρι και τα 12 Gbps. Ωστόσο, με την προσθήκη ενός κυκλώματος Bandgap και ενός LDO το μέγιστο Data Rate φτάνει πλέον τα 6 Gbps, αλλά ο 8-PAM διαμορφωτής είναι περισσότερο ανθεκτικός σε παραλλαγές στη λειτουργία των ηλεκτρονικών στοιχείων, την τάση τροφοδοσίας και τη θερμοκρασία (PVT Variations).

Η μεθοδολογία που περιγράφηκε και ακολουθήθηκε για τη σχεδίαση του 8-PAM διαμορφωτή μπορεί να αποτελέσει βάση και για τη σχεδίαση PAM διαμορφωτών μεγαλύτερης στάθμης, όπως 16-PAM ή 32-PAM. Βέβαια, ιδιαίτερο ενδιαφέρον παρουσιάζουν και οι παρακάτω εναλλακτικές:

- Σχεδίαση του 8-PAM διαμορφωτή σε άλλη τεχνολογία (διπολική ή CMOS) και σύγκριση της απόδοσης. Γρηγορότερα τρανζίστορ μιας διαφορετικής τεχνολογίας θα οδηγούσαν στην αύξηση του Data Rate.
- Αντικατάσταση των πυκνωτών στα συντονισμένα φίλτρα του 8-PAM διαμορφωτή με varactors ή αντικατάσταση του cross - coupled ταλαντωτή με Voltage Controlled Oscillator (VCO) προκειμένου να υπάρχει δυνατότητα επιλογής της φέρουσας συχνότητας. Είναι γνωστό ότι μεγαλύτερη τιμή φέρουσας συχνότητας μπορεί να αυξήσει το Data Rate.

Βιβλιογραφία

- [1] Κωττής Παναγιώτης, Εισαγωγή στις τηλεπικοινωνίες, Τζιόλα, 2019.
- [2] Καραγιαννίδης Γεώργιος, Παππή Κοραλία, Τηλεπικοινωνιακά συστήματα, Τζιόλα, 4^η Έκδοση, 2018.
- [3] Voinigescu Sorin, *High-frequency integrated circuits*, Cambridge University Press, 2013.
- [4] Takayasu Sakurai, Akira Matsuzawa, and Takakuni Douseki, *Fully*depleted SOI CMOS circuits and technology, Springer, 2006.
- [5] Saweth Hongprasit, Worawat Sa-Ngiamvibool, and Apinan Aurasopon. Design of bandgap core and startup circuits for all cmos bandgap voltage reference. *Przeglad Elektrotechniczny*, 88(4):277–280, 2012.
- [6] Yanghyo Kim, Boyu Hu, Rulin Huang, Adrian Tang, Colin Joye, Tatsuo Itoh, and Mau-Chung Frank Chang. 150-ghz cmos tx/rx with digitally predistorted pam-4 modulation for terahertz contactless/plastic waveguide communications. *IEEE Transactions on Terahertz Science and Techno*logy, 10(4):370–382, 2020.
- [7] Yanghyo Kim, Boyu Hu, Yuan Du, Wei-Han Cho, Rulin Huang, Adrian Tang, Huan-Neng Chen, Chewnpu Jou, Jason Cong, Tatsuo Itoh, et al. A millimeter-wave cmos transceiver with digitally pre-distorted pam-4 modulation for contactless communications. *IEEE Journal of Solid-State Circuits*, 54(6):1600–1612, 2019.

- [8] Zheng Wang, Pei-Yuan Chiang, Peyman Nazari, Chun-Cheng Wang, Zhiming Chen, and Payam Heydari. A cmos 210-ghz fundamental transceiver with ook modulation. *IEEE Journal of Solid-State Circuits*, 49(3):564–580, 2014.
- [9] Hanho Choi, Ha-Il Song, Hyosup Won, Junyoung Yoo, Woohyun Kwon, Huxian Jin, Konan Kwon, Cheongmin Lee, Gain Kim, Jake Eu, et al. An 86.71875 ghz rf transceiver for 57.8125 gb/s waveguide links with a cdr-assisted carrier synchronization loop in 28nm. In ESSCIRC 2023-IEEE 49th European Solid State Circuits Conference (ESSCIRC), pages 181–184. IEEE, 2023.
- [10] Joselyn Torres, Mohamed El-Nozahi, Ahmed Amer, Seenu Gopalraju, Reza Abdullah, Kamran Entesari, and Edgar Sanchez-Sinencio. Low dropout voltage regulators: Capacitor-less architecture comparison. *IEEE Circuits and Systems Magazine*, 14(2):6–26, 2014.
- [11] Edgar Sánchez-Sinencio. Low drop-out (LDO) linear regulators: design considerations and trends for high power-supply rejection (PSR). Texas A \& M University, 2010.