



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

Σχολή Ηλεκτρολόγων Μηχανικών

και Μηχανικών Υπολογιστών

Τομέας Ηλεκτρομαγνητικών Εφαρμογών

Ηλεκτροοπτικής και Ηλεκτρονικών Υλικών

**Μελέτη συνδυασμών Back-to-Back διόδων ως
λογικές διατάξεις δύο ακροδεκτών**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Θεόδωρος Π. Καραγιάννης

Επιβλέπων : Εμμανουήλ Χουρδάκης

Επίκουρος Καθηγητής Ε.Μ.Π

Αθήνα, Νοέμβριος, 2025



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

Σχολή Ηλεκτρολόγων Μηχανικών

και Μηχανικών Υπολογιστών

Τομέας Ηλεκτρομαγνητικών Εφαρμογών

Ηλεκτροοπτικής και Ηλεκτρονικών Υλικών

**Μελέτη συνδυασμών Back-to-Back διόδων ως
λογικές διατάξεις δύο ακροδεκτών**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Θεόδωρος Π. Καραγιάννης

Επιβλέπων : Εμμανουήλ Χουρδάκης

Επίκουρος Καθηγητής Ε.Μ.Π

Εγκρίθηκε από την τριμελή εξεταστική επιτροπή την 14^η Νοεμβρίου 2025

.....
Εμμανουήλ Χουρδάκης
Επίκουρος Καθηγητής
Ε.Μ.Π

.....
Γεώργιος Παναγόπουλος
Επίκουρος Καθηγητής
Ε.Μ.Π

.....
Σωτήριος Ξύδης
Επίκουρος Καθηγητής
Ε.Μ.Π.

Αθήνα, Νοέμβριος, 2025

.....
Θεόδωρος Π. Καραγιάννης

Διπλωματούχος Ηλεκτρολόγος Μηχανικός και Μηχανικός Υπολογιστών Ε.Μ.Π

Copyright © **Θεόδωρος Καραγιάννης, 2025**

Με επιφύλαξη παντός δικαιώματος. All rights reserved.

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.

Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

Περίληψη

Η συνεχής εξέλιξη της τεχνολογίας των ημιαγωγών και ειδικότερα των MOSFET αποτέλεσε για δεκαετίες τον κύριο μοχλό βελτίωσης της υπολογιστικής ισχύος και της ενεργειακής αποδοτικότητας. Ωστόσο, η αδιάκοπη σμίκρυνση των διαστάσεων των MOSFET έχει φτάσει σε φυσικά και τεχνολογικά όρια, δημιουργώντας σοβαρά προβλήματα στη λειτουργία των ολοκληρωμένων κυκλωμάτων. Το κυριότερο από αυτά αφορά τις διασυνδέσεις, που γίνονται ολοένα και πιο πυκνές, αυξάνοντας την παρασιτική αντίσταση και προκαλώντας καθυστερήσεις στη μετάδοση σήματος και σημαντικές απώλειες απόδοσης. Η χρήση διατάξεων δύο ακροδεκτών αποτελεί μια ελπιδοφόρα εναλλακτική, καθώς προσφέρουν απλούστερη δομή, μειωμένες απαιτήσεις χώρου και τη δυνατότητα υλοποίησης λογικών πυλών χωρίς την πολυπλοκότητα των MOSFET. Στο πλαίσιο αυτό, η παρούσα εργασία προτείνει μια νέα λογική διάταξη δύο ακροδεκτών βασισμένη στη συνδεσμολογία δύο διόδων Back-to-Back. Η συγκεκριμένη διάταξη αξιοποιεί τη διαφορά στα φράγματα δυναμικού των διόδων ώστε να παράγει διακριτές στάθμες ρεύματος, οι οποίες μπορούν να αντιστοιχηθούν άμεσα στις λογικές καταστάσεις. Η θεωρητική μελέτη και οι προσομοιώσεις έδειξαν ότι η διάταξη αυτή προσφέρει σταθερή λειτουργία, χαμηλές απώλειες τάσης και ανθεκτικότητα στον θόρυβο, καθιστώντας την μια πολλά υποσχόμενη λύση για μελλοντικά, χαμηλής ισχύος και υψηλής πυκνότητας, λογικά κυκλώματα.

Λέξεις Κλειδιά: Back-to-Back διόδοι, λογική διάταξη, πυκνότητα διασυνδέσεων, MOSFET, Diode Logic, διατάξεις δύο ακροδεκτών

Abstract

The continuous advancement of semiconductor technology, and particularly of MOSFETs, has for decades been the main driving force behind the improvement of computational power and energy efficiency. However, the relentless downscaling of MOSFET dimensions has reached physical and technological limits, giving rise to significant challenges in the operation of integrated circuits. The most critical of these concerns the interconnects, which become increasingly dense, thereby increasing parasitic resistance, causing signal propagation delays, and leading to notable performance degradation. The use of two-terminal devices represents a promising alternative, as they offer a simpler structure, reduced area requirements, and the capability to implement logic gates without the complexity associated with MOSFETs. In this context, the present work proposes a novel two-terminal logic device based on a Back-to-Back diode configuration. This device exploits the difference in potential barriers between the diodes to generate distinct current levels that can be directly mapped to logical states. Theoretical analysis and simulation results demonstrate that the proposed structure exhibits stable operation, low voltage losses, and enhanced noise immunity, making it a promising candidate for future low-power and high-density logic circuit applications.

KeyWords: Back-to-Back diodes, logic device, interconnect density, MOSFET, Diode Logic, two-terminal devices

Ευχαριστίες

Θα ήθελα να εκφράσω την ειλικρινή μου ευγνωμοσύνη προς τον καθηγητή κύριο Εμμανουήλ Χουρδάκη, για την εμπιστοσύνη που μου έδειξε και την πολύτιμη ευκαιρία που μου προσέφερε να ασχοληθώ με ένα τόσο ενδιαφέρον και πρωτοποριακό αντικείμενο. Καθ' όλη τη διάρκεια εκπόνησης της διπλωματικής εργασίας, υπήρξε πάντοτε διαθέσιμος και πρόθυμος να προσφέρει βοήθεια και στήριξη, επιδεικνύοντας υπομονή, συνέπεια και συμβάλλοντας καθοριστικά στην ολοκλήρωση του έργου. Υπό την καθοδήγησή του, απέκτησα πολύτιμες γνώσεις και βελτίωσα σημαντικά τον τρόπο σκέψης μου, καθώς με ενθάρρυνε να προσεγγίζω κάθε αποτέλεσμα με κριτική διάθεση και να το εξετάζω σε βάθος, αναζητώντας πάντα την ουσιαστική αιτία πίσω από κάθε παρατήρηση.

Επιπλέον, οφείλω να ευχαριστήσω την υποψήφια διδάκτορα Νίκη Καγιάρα για την πολύτιμη βοήθειά της στην ανάλυση ορισμένων αποτελεσμάτων, πάντα με θετική διάθεση και ενέργεια.

Τέλος, θα ήθελα να ευχαριστήσω θερμά την οικογένειά μου για την αμέριστη στήριξη, κατανόηση και ενθάρρυνση που μου προσέφερε καθ' όλη τη διάρκεια των φοιτητικών μου χρόνων.

*Αφιερώνεται στους γονείς μου, Παναγιώτη και Χαρά
Και στις τρεις αδελφές μου, Γεωργία, Νίκη και Μαριάννα*

Περιεχόμενα

Περίληψη	5
Abstract.....	7
Ευχαριστίες	9
Περιεχόμενα.....	11
Ευρετήριο Σχημάτων	14
Ευρετήριο Πινάκων	21
Κεφάλαιο 1: Εισαγωγή.....	24
Κεφάλαιο 2: Θεωρία	26
2.1 Σύγχρονες προκλήσεις στον τομέα της μικροηλεκτρονικής	26
2.2 Διατάξεις δύο ακροδεκτών ως εναλλακτική λύση στις σύγχρονες προκλήσεις της τεχνολογίας	28
2.2 Προσπάθειες αξιοποίησης διατάξεων δύο ακροδεκτών σε λογικές εφαρμογές	29
2.3 Η δική μας προτεινόμενη λογική διάταξη.....	33
2.4 Επαφή pn.....	34
2.4.1 Πόλωση pn διόδου και σχέση ρεύματος-τάσης	36
2.5 Επαφή μετάλλου-ημιαγωγού	37
2.5.1 Πόλωση Schottky διόδου και σχέση ρεύματος-τάσης	38
2.6 Σύγκριση διόδου pn με δίοδο Schottky	39
2.7 Συντελεστής Ιδεατότητας	41
2.7.1 Για την δίοδο pn	42
2.7.2 Για την δίοδο Schottky	43
2.4.3 Μέθοδοι υπολογισμού του συντελεστή ιδεατότητας	44
Κεφάλαιο 3: Μελέτη των χαρακτηριστικών της λογικής διάταξης	45
3.1 Ανάλυση της λειτουργίας της λογικής διάταξης	45
3.2 Τα κρίσιμα σημεία της γραφικής παράστασης	46
3.2.1 Στάθμες Ρεύματος.....	48
3.2.2 Τάση έναρξης.....	55
3.3 Επιλογή των κατάλληλων υλικών	67
3.4 Τελική επιλογή διόδων.....	101
Κεφάλαιο 4: Σχεδιασμός λογικής πύλης βάσει της λογικής διάταξης	104
4.1 Ανάλυση της κυκλωματικής συμπεριφοράς της προτεινόμενης λογικής διάταξης....	104
4.2 Υλοποίηση λογικών πυλών	112
4.3 Μελέτη της επίδρασης της αντίστασης R στη λειτουργία των λογικών πυλών	117
4.4 Μελέτη της λειτουργίας των λογικών πυλών για διαφορετική πυκνότητα ρεύματος ανάστροφης πόλωσης της pn διόδου	120

4.5 Ανάλυση της συμπεριφοράς των δύο λογικών συσκευών υπό διαφορετικές συνθήκες πόλωσης	126
Κεφάλαιο 5: Συμπεράσματα	137
Βιβλιογραφία	Error! Bookmark not defined.

Ευρετήριο Σχημάτων

Εικόνα 2.1: Η Diode Logic υλοποίηση της πύλης AND

Εικόνα 2.2: Η Diode Logic υλοποίηση της πύλης OR

Εικόνα 2.3: Υλοποίηση της λογικής πύλης AND σε CMOS τεχνολογία, <https://www.allaboutelectronics.org/cmos-logic-gates-explained/>

Εικόνα 2.4: Το ενεργειακό διάγραμμα των δύο ημιαγωγών p και n μετά την επαφή και σε θερμική ισορροπία, <https://www.circuitbread.com/tutorials/how-does-a-diode-work-part-1-the-pn-junction>

Εικόνα 2.5: Η χαρακτηριστική I-V μίας pn διόδου σε λογαριθμική κλίμακα

Εικόνα 2.6: Διάγραμμα ενεργειακών ζωνών μετάλλου-ημιαγωγού τύπου n μετά την επαφή, https://en.wikipedia.org/wiki/Schottky_barrier

Εικόνα 2.7: Οι χαρακτηριστικές I-V της pn διόδου και Schottky διόδου σε λογαριθμική κλίμακα

Εικόνα 3.1: Η λογική διάταξη Back-to-Back διόδων

Εικόνα 3.2: Το ενεργειακό διάγραμμα της λογικής διάταξης σε θερμική ισορροπία

Εικόνα 3.3: Αποτελέσματα ενδεικτικής προσομοίωσης δύο Schottky διόδων σε λογαριθμική κλίμακα

Εικόνα 3.4: Αποτελέσματα ενδεικτικής προσομοίωσης δύο Schottky διόδων σε γραμμική κλίμακα

Εικόνα 3.5: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε λογαριθμική κλίμακα

Εικόνα 3.6: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε γραμμική κλίμακα

Εικόνα 3.7: Μεταβολή της τιμής του J_{OFF} σε σχέση με τον συντελεστή ιδεατότητας της αντίστοιχης επαφής

Εικόνα 3.8: Εξάρτηση του J_{ON} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε λογαριθμική κλίμακα

Εικόνα 3.9: Εξάρτηση του J_{ON} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε γραμμική κλίμακα

Εικόνα 3.10: Μεταβολή της τιμής του J_{ON} σε σχέση με τον συντελεστή ιδεατότητας της αντίστοιχης επαφής

Εικόνα 3.11: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της p-n επαφής σε λογαριθμική κλίμακα

Εικόνα 3.12: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της p-n επαφής σε γραμμική κλίμακα

Εικόνα 3.13: Μεταβολή της τιμής του J_{OFF} σε σχέση με την τιμή του συντελεστή ιδεατότητας της αντίστοιχης επαφής

Εικόνα 3.14: Επίδραση της μεταβολής του n_1 στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα

Εικόνα 3.15: Επίδραση της μεταβολής του n_1 στην τιμή της τάσης έναρξης σε γραμμική κλίμακα

Εικόνα 3.16: Μεταβολή της τάσης έναρξης για διαφορετικές τιμές του n_1

Εικόνα 3.17: Επίδραση της μεταβολής του n_2 στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα

Εικόνα 3.18: Επίδραση της μεταβολής του n_2 στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα

Εικόνα 3.19: Μεταβολή της τάσης έναρξης για διαφορετικές τιμές του n_1

Εικόνα 3.20: Επίδραση της μεταβολής του n_1 της pn επαφής στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα

Εικόνα 3.21: Επίδραση της μεταβολής του n_1 της pn επαφής στην τιμή της τάσης έναρξης σε γραμμική κλίμακα

Εικόνα 3.22: Μεταβολή της τάσης έναρξης για διαφορετική τιμή του n_1 της pn επαφής

Εικόνα 3.23: Επίδραση της μεταβολής του Φ_{B2} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα

Εικόνα 3.24: Επίδραση της μεταβολής του Φ_{B2} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε γραμμική κλίμακα

Εικόνα 3.25: Μεταβολή της τάσης έναρξης V_{ON} συναρτήσει του φράγματος δυναμικού Φ_{B2}

Εικόνα 3.26: Επίδραση της μεταβολής του Φ_{B1} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε γραμμική κλίμακα

Εικόνα 3.27: Επίδραση της μεταβολής του Φ_{B1} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε γραμμική κλίμακα

Εικόνα 3.28: Μεταβολή της τάσης έναρξης για διαφορετικές τιμές του Φ_{B1}

Εικόνα 3.29: Επίδραση της μεταβολής του V_{bi} της επαφής p-n στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα

Εικόνα 3.30: Επίδραση της μεταβολής του V_{bi} της επαφής p-n στην τιμή της τάσης έναρξης σε γραμμική κλίμακα

Εικόνα 3.31: Μεταβολή της τάσης έναρξης V_{ON} για διαφορετικές τιμές του φράγματος δυναμικού V_{bi} της επαφής p-n

Εικόνα 3.32: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον βέλτιστο συνδυασμό MSM: Πλατίνα/n-Si/Χρώμιο με $J_{on}/J_{off}=100$

Εικόνα 3.33: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον βέλτιστο συνδυασμό MSM: Πλατίνα/n-Si/Χρώμιο με $J_{on}/J_{off}=100$

Εικόνα 3.34: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον 5ο καλύτερο συνδυασμό SSM: p-Si/n-Si/Αλουμίνιο με $J_{on}/J_{off}=100$

Εικόνα 3.35: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον 5ο καλύτερο συνδυασμό SSM: p-Si/n-Si/Αλουμίνιο με $J_{on}/J_{off}=100$

Εικόνα 3.36: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.98$

Εικόνα 3.37: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.98$

Εικόνα 3.38: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=1000$ και $V_{on}/V_{off}=3.77$

Εικόνα 3.39: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=1000$ και $V_{on}/V_{off}=3.77$

Εικόνα 3.40: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=12.74$

Εικόνα 3.41: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=12.67$

Εικόνα 3.42: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.29$

Εικόνα 3.43: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.29$

Εικόνα 3.44: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=1.000$ και $V_{on}/V_{off}=1.50$

Εικόνα 3.45: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=1.000$ και $V_{on}/V_{off}=1.50$

Εικόνα 3.46: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=1.80$

Εικόνα 3.47: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=1.80$

Εικόνα 3.48: Μεταβολή του λόγου τάσεων συναρτήσει του λόγου ρευμάτων, η πορτοκαλί γραφική αντιστοιχεί στον συνδυασμό p-Si/n-Si/W και η μπλε στον συνδυασμό Pt/n-Si/W

Εικόνα 3.49: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1$ και $V_{on}/V_{off}=1.66$

Εικόνα 3.50: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1$ και $V_{on}/V_{off}=1.66$

Εικόνα 3.51: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1.5$ και $V_{on}/V_{off}=1.66$

Εικόνα 3.52: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1.5$ και $V_{on}/V_{off}=1.66$

Εικόνα 3.53: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=2$ και $V_{on}/V_{off}=1.66$

Εικόνα 3.54: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=2$ και $V_{on}/V_{off}=1.66$

Εικόνα 3.55: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=1$ και $V_{on}/V_{off}=1.4$

Εικόνα 3.56: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=1$ και $V_{on}/V_{off}=1.4$

Εικόνα 3.57: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=1.5$ και $V_{on}/V_{off}=1.41$

Εικόνα 3.58: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=1.5$ και $V_{on}/V_{off}=1.41$

Εικόνα 3.59: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=2$ και $V_{on}/V_{off}=1.40$

Εικόνα 3.60: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=2$ και $V_{on}/V_{off}=1.4$

Εικόνα 3.61: Μεταβολή του λόγου V_{on}/V_{off} συναρτήσει του συντελεστή ιδεατότητας για δύο διαφορετικούς συνδυασμούς και για δεδομένη τιμή του λόγου J_{on}/J_{off}

Εικόνα 3.62: Μεταβολή της διαφοράς των $V_{on}-V_{off}$ συναρτήσει του συντελεστή ιδεατότητας για δύο διαφορετικούς συνδυασμούς και για δεδομένη τιμή του λόγου J_{on}/J_{off}

Εικόνα 3.63: Χαρακτηριστική J-V της λογικής διάταξης για τον τελικό συνδυασμό διόδων

Εικόνα 4.1: Το κύκλωμα της λογικής διάταξης μαζί με την βοηθητική αντίσταση R

Εικόνα 4.2: Σύγκριση ανάμεσα στα αποτελέσματα του LT Spice και της θεωρητικής προσέγγισης στο Matlab

- Εικόνα 4.3:** Γραφική παράσταση της τάσης εισόδου για την 1η δοκιμή
- Εικόνα 4.4:** Απόκριση ρεύματος εξόδου για την 1η δοκιμή
- Εικόνα 4.5:** Απόκριση τάσης εξόδου για την 1η δοκιμή
- Εικόνα 4.6:** Εξάρτηση της τάσης εξόδου από την τιμή της αντίστασης R
- Εικόνα 4.7:** Εξάρτηση της πυκνότητας ρεύματος εξόδου από την τιμή της αντίστασης R
- Εικόνα 4.8:** Τάση εξόδου λογικής διάταξης για διαφορετικές τιμές της αντίστασης R
- Εικόνα 4.9:** Μεγέθυνση των γραφικών για $R=1\Omega$ και $R=10\Omega$
- Εικόνα 4.10:** Κύκλωμα λογικής πύλης OR
- Εικόνα 4.11:** Γραφική αναπαράσταση των δύο σημάτων εισόδου
- Εικόνα 4.12:** Αποτελέσματα προσομοίωσης για την πύλη OR
- Εικόνα 4.13:** Κύκλωμα λογικής πύλης AND
- Εικόνα 4.14:** Εξάρτηση της απόκλισης τάσης εξόδου από την αντίσταση R, για εισόδους $(V_{in1}, V_{in2}) = (0,1)$ ή $(1,0)$ V, στις δύο λογικές πύλες
- Εικόνα 4.15:** Εξάρτηση της απόκλισης τάσης εξόδου από την αντίσταση R, για εισόδους $(V_{in1}, V_{in2}) = (1, 1)$ V στην πύλη OR και $(V_{in1}, V_{in2}) = (0, 0)$ V στην πύλη AND
- Εικόνα 4.16:** Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην pn δίοδο της πύλης OR για $(V_{in1}, V_{in2}) = (0,1)$ ή $(1,0)$ V
- Εικόνα 4.17:** Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην pn δίοδο της πύλης OR για $(V_{in1}, V_{in2}) = (1,1)$ V
- Εικόνα 4.18:** Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην pn δίοδο της πύλης AND για $(V_{in1}, V_{in2}) = (0,1)$ ή $(1,0)$ V
- Εικόνα 4.19:** Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην pn δίοδο της πύλης AND για $(V_{in1}, V_{in2}) = (0,0)$ V
- Εικόνα 4.20:** Η χαρακτηριστική καμπύλη της αρχικής πύλης για διαφορετικές τιμές πυκνότητας ρεύματος κορεσμού
- Εικόνα 4.21:** Η πρώτη υλοποίηση για την λογική πύλη OR
- Εικόνα 4.22:** Η δεύτερη υλοποίηση για την λογική πύλη OR
- Εικόνα 4.23:** Η πρώτη υλοποίηση για την λογική πύλη AND
- Εικόνα 4.24:** Η δεύτερη υλοποίηση της λογικής πύλης AND

Εικόνα 4.25: Σύγκριση αποτελεσμάτων για την 1η και 2η υλοποίηση των λογικών πυλών στο περιορισμένο εύρος λειτουργίας της δεύτερης

Εικόνα 4.26: : Σύγκριση αποτελεσμάτων για την 1η και 2η υλοποίηση των λογικών πυλών στο περιορισμένο εύρος λειτουργίας της δεύτερης

Εικόνα 4.27: Σύγκριση αποτελεσμάτων για την 1η και 2η υλοποίηση της πύλης AND για $(V_{in1}, V_{in2}) = (0,0)$ και $(1,1)$ V

Εικόνα 4.28: Σύγκριση αποτελεσμάτων για την 1η και 2η υλοποίηση της πύλης AND για $(V_{in1}, V_{in2}) = (0,0)$ και $(1,1)$ V

Εικόνα 4.29: Σύγκριση αποτελεσμάτων για την 1η και 2η υλοποίηση της πύλης OR για $(V_{in1}, V_{in2}) = (0,0)$ και $(1,1)$ V

Εικόνα 4.30: Σύγκριση αποτελεσμάτων για την 1η και 2η υλοποίηση της πύλης OR για $(V_{in1}, V_{in2}) = (0,0)$ και $(1,1)$ V

Ευρετήριο Πινάκων

Πίνακας 2.1: Πίνακας αληθείας της λογικής πύλης AND

Πίνακας 2.2: Πίνακας αληθείας της πύλης OR

Πίνακας 3.1: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=100$ και $n=1$

Πίνακας 3.2: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=100$ και $n=1.5$

Πίνακας 3.3: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=100$ και $n=2$

Πίνακας 3.4: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=100$ και $n=1$

Πίνακας 3.5: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=100$ και $n=1.5$

Πίνακας 3.6: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=100$ και $n=2$

Πίνακας 3.7: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=100$ και $n=1$

Πίνακας 3.8: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=100$ και $n=1.5$

Πίνακας 3.9: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=100$ και $n=2$

Πίνακας 3.10: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=1000$ και $n=1$

Πίνακας 3.11: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=1000$ και $n=1.5$

Πίνακας 3.12: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=1000$ και $n=2$

Πίνακας 3.13: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=1$

Πίνακας 3.14: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=1.5$

Πίνακας 3.15: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=2$

Πίνακας 3.16: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=1$

Πίνακας 3.17: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=1.5$

Πίνακας 3.18: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=2$

Πίνακας 3.19: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=10.000$ και $n=1$

Πίνακας 3.20: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=10.000$ και $n=1.5$

Πίνακας 3.21: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=10.000$ και $n=2$

Πίνακας 3.22: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=10.000$ και $n=1$

Πίνακας 3.23: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=10.000$ και $n=1.5$

Πίνακας 3.24: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=10.000$ και $n=2$

Πίνακας 3.25: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=10.000$ και $n=1$

Πίνακας 3.26: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=10.000$ και $n=1.5$

Πίνακας 3.27: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=10.000$ και $n=2$

Πίνακας 3.28: Πίνακας χαρακτηριστικών τελικής λογικής διάταξης

Πίνακας 4.1: Πίνακας παραμέτρων των διόδων της συσκευής

Πίνακας 4.2: Μεταβολή της τάσης εξόδου και πυκνότητα ρεύματος εξόδου με την μεταβολή της αντίστασης R

Πίνακας 4.3: Πίνακας αποτελεσμάτων της πύλης OR

Πίνακας 4.4: Πίνακας αληθείας της πύλης OR

Πίνακας 4.5: Πίνακας αποτελεσμάτων της πύλης AND

Πίνακας 4.6: Πίνακας αληθείας της λογικής πύλης AND

Πίνακας 4.7: Πίνακας αποτελεσμάτων τάσης εξόδου της πύλης OR για διαφορετικές τιμές αντίστασης

Πίνακας 4.8: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου της πύλης OR για διαφορετικές τιμές αντίστασης

Πίνακας 4.9: Πίνακας αποτελεσμάτων τάσης εξόδου πύλης AND για διαφορετικές τιμές αντίστασης

Πίνακας 4.10: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου πύλης AND για διαφορετικές τιμές αντίστασης

Πίνακας 4.11: Πίνακας παραμέτρων των διόδων της λογικής διάταξης

Πίνακας 4.12: Πίνακας αποτελεσμάτων πύλης OR για $JS_2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.13: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για τη πύλη OR με $JS_2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.14: Πίνακας αποτελεσμάτων πύλης OR για $JS_3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.15: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για τη πύλη OR με $JS_3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.16: Πίνακας αποτελεσμάτων πύλης AND για $JS_2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.17: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για την πύλη AND με $JS_2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.18: Πίνακας αποτελεσμάτων της πύλης AND για $JS_3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.19: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για την πύλη AND με $JS_3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.20: Πίνακας αποτελεσμάτων της 2ης υλοποίησης της πύλης OR για $JS1 \approx 10^{-11} \text{ A/cm}^2$

Πίνακας 4.21: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2η υλοποίηση της πύλης OR με $JS1 \approx 10^{-11} \text{ A/cm}^2$

Πίνακας 4.22: Πίνακας αποτελεσμάτων της 2ης υλοποίησης της πύλης OR για $JS2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.23: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2η υλοποίηση της πύλης OR με $JS2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.24: Πίνακας αποτελεσμάτων απώλειών τάσης εξόδου για την 2η υλοποίηση της πύλης OR με $JS3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.25: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2η υλοποίηση της πύλης OR με $JS3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.26: Πίνακας αποτελεσμάτων απόκλισης όπως τάσης εξόδου για την 2η υλοποίηση της πύλης AND με $JS1 \approx 10^{-11} \text{ A/cm}^2$

Πίνακας 4.27: Πίνακας αποτελεσμάτων απόκλισης όπως τάσης εξόδου για την 2η υλοποίηση της πύλης AND με $JS1 \approx 10^{-11} \text{ A/cm}^2$

Πίνακας 4.28: Πίνακας αποτελεσμάτων της 2ης υλοποίησης της πύλης OR για $JS2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.29: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2η υλοποίηση της πύλης AND με $JS2 \approx 10^{-9} \text{ A/cm}^2$

Πίνακας 4.30: Πίνακας αποτελεσμάτων τάσης εξόδου της 2ης υλοποίησης της πύλης AND για $JS3 \approx 10^{-7} \text{ A/cm}^2$

Πίνακας 4.31: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2η υλοποίηση της πύλης AND με $JS3 \approx 10^{-7} \text{ A/cm}^2$

Κεφάλαιο 1: Εισαγωγή

Η ανάπτυξη των τρανζίστορ πεδίου (Field-Effect Transistors – FETs) αποτέλεσε θεμέλιο λίθο της σύγχρονης τεχνολογίας των ημιαγωγών, καθορίζοντας την πορεία εξέλιξης της ηλεκτρονικής, των τηλεπικοινωνιών και των υπολογιστικών συστημάτων. Από τη δεκαετία του 1960 έως σήμερα, η εξέλιξη των FETs και ειδικότερα των MOSFET υπήρξε καθοριστική για τη συνεχή αύξηση της υπολογιστικής ισχύος, την ενσωμάτωση περισσότερων τρανζίστορ ανά μονάδα επιφάνειας και τη μείωση της ενεργειακής κατανάλωσης.

Η πρόοδος αυτή βασίστηκε στη συνεχή σμίκρυνση των διαστάσεων των τρανζίστορ, η οποία επιτρέπει την αύξηση της ταχύτητας λειτουργίας και της πυκνότητας ολοκλήρωσης. Ωστόσο, η συνεχής αυτή κλιμάκωση φέρνει και σημαντικές προκλήσεις. Η δυσκολία που απασχολεί εδώ και χρόνια την επιστημονική κοινότητα σχετίζεται με το γεγονός ότι όσο μέγεθος των MOSFET μειώνεται, η βελτίωση της απόδοσης τους είναι δυσανάλογη με αυτή των διασυνδέσεων (interconnects). Οι διασυνδέσεις σε κάθε νέα σμίκρυνση των διαστάσεων γίνονται ολοένα και πιο συμπαγείς σε κάθε κόμβο. Αυτό, με τη σειρά του, προκαλεί υποβάθμιση της απόδοσης, αύξηση της καθυστέρησης αντίστασης-χωρητικότητας (RC delay) στα ολοκληρωμένα κυκλώματα και πιο πολύπλοκη-δαπανηρή κατασκευή. Παράλληλα, λόγω της συνεχούς σμίκρυνσης εμφανίζονται παρασιτικά φαινόμενα, αυξημένες διαρροές ρεύματος, υψηλότερες πυκνότητες ισχύος και θερμικά προβλήματα που περιορίζουν τη σταθερότητα και την αποδοτικότητα των κυκλωμάτων.

Η σύγχρονη ερευνητική δραστηριότητα επικεντρώνεται, συνεπώς, στην ανάπτυξη βελτιωμένων ημιαγωγικών διατάξεων και στην αναζήτηση καινοτόμων αρχιτεκτονικών. Ανάμεσα στο πλήθος των προτεινόμενων λύσεων, οι διατάξεις δύο ακροδεκτών αποτελούν μία ελπιδοφόρα επιλογή για την χρήση τους σε απαιτούμενες λογικές λειτουργίες έναντι των MOS. Η απλότητα της δομής και της λειτουργίας τους, τους δίνει την δυνατότητα να υλοποιήσουν λογικές πύλες χρησιμοποιώντας λιγότερα στοιχεία και κατά συνέπεια να εξοικονομήσουν χώρο δίχως να υποβαθμίζεται η απόδοση και ακρίβεια των λογικών πυλών. Μία από τις πιο γνώριμες προσπάθειες αξιοποίησης των παραπάνω πλεονεκτημάτων αποτέλεσε η αρχιτεκτονική Diode Logic η οποία βασίστηκε στην χρήση απλών διόδων για την υλοποίηση μίας λογικής πύλης AND και μίας πύλης OR.

Στην παρούσα διπλωματική εργασία παρουσιάζουμε την θεωρητική ανάλυση και προσομοίωση μίας συνδεσμολογίας δύο Back-to-Back διόδων με στόχο την δημιουργία μίας λογικής διάταξης δύο ακροδεκτών ικανής να αξιοποιηθεί σε κυκλώματα λογικών πυλών σαν θεμελιώδες στοιχείο. Η πρωτοποριακή αξιοποίηση της Back-to-Back συνδεσμολογίας οφείλεται στα πολύ χρήσιμα λειτουργικά χαρακτηριστικά εξόδου που παρουσιάζει η διάταξη όταν οι δύο δίοδοι εμφανίζουν απόκλιση στα φράγματα δυναμικού τους. Τα χαρακτηριστικά αυτά είναι δύο διακριτές στάθμες ρεύματος εξόδου οι οποίες θα αντιστοιχούν στις λογικές καταστάσεις «1» και «0» και μία περιοχή μετάβασης ανάμεσα από αυτές.

Για την επίτευξη του στόχου μας, χρειάστηκε να μελετήσουμε τα λειτουργικά χαρακτηριστικά διαφορετικών συνδυασμών διόδων, ώστε να επιλέξουμε τον καλύτερο δυνατό. Στη συνέχεια, η προσομοίωση της προτεινόμενης λογικής διάταξης, όταν αυτή

λειτουργεί ως μονάδα, επιβεβαίωσε πλήρως τη θεωρητική ανάλυση της λειτουργίας της ώστε να καταλήξουμε στην πειραματικά επιτυχημένη αξιοποίηση της σε κυκλώματα υλοποίησης λογικών πυλών AND και OR ως βασικό στοιχείο.

Η προτεινόμενη λογική διάταξη δύο ακροδεκτών παρουσιάζει ικανοποιητική διακοπτική ικανότητα, επιτυγχάνοντας λόγο ρευμάτων $J_{ON}/J_{OFF} = 1000$, τιμή που καταδεικνύει την υψηλή αποτελεσματικότητα του μηχανισμού αγωγής και την ευστάθεια της λειτουργίας. Η ύπαρξη σταθερού ρεύματος εξόδου, έναντι του εκθετικά αυξανόμενου μίας διόδου, προσδίδει αυξημένη αντοχή σε θορύβους και διακυμάνσεις τάσης, καθιστώντας τη διάταξη κατάλληλη για εφαρμογές όπου απαιτείται σταθερότητα και ακρίβεια λειτουργίας.

Ένα ακόμη κρίσιμο χαρακτηριστικό της προτεινόμενης αρχιτεκτονικής είναι η χαμηλή πτώση τάσης στα άκρα της, η οποία οφείλεται στη συνδεσμολογία Back-to-Back. Η συγκεκριμένη ιδιότητα συνέβαλε καθοριστικά στη μείωση των απωλειών τάσης και στην αύξηση της ενεργειακής απόδοσης των υλοποιημένων πυλών. Πιο συγκεκριμένα, οι προσομοιώσεις των λογικών πυλών έδειξαν απώλειες της τάξης των 50–70 mV, έναντι των 500–600 mV που παρουσιάζει η παραδοσιακή αρχιτεκτονική Diode Logic, η οποία βασίζεται σε μονές διόδους.

Η σημαντική αυτή μείωση της πτώσης τάσης επέτρεψε την υλοποίηση λογικών πυλών AND και OR με εξωτερική πόλωση μόλις 1 V, σε αντίθεση με τα 5 V που απαιτούνται στα αντίστοιχα κυκλώματα Diode Logic. Η διαφοροποίηση αυτή συνεπάγεται περαιτέρω εξοικονόμηση ενέργειας και καθιστά την διάταξη περισσότερο αποδοτική και φιλική προς χαμηλής ισχύος μικροηλεκτρονικά συστήματα.

Επιπλέον, αποδείχθηκε ότι η προτεινόμενη λογική διάταξη, κάτω από συγκεκριμένες συνθήκες, να χρησιμοποιηθεί και σε μία δεύτερη υλοποίηση των δύο λογικών πυλών χωρίς την χρήση εξωτερικής πόλωσης. Έτσι, η παραπάνω διάταξη αποκτά άλλο ένα πλεονέκτημα έναντι της διάταξης απλής διόδου, η οποία επιτρέπει μόνο μία υλοποίηση για κάθε λογική πύλη.

Συνοψίζοντας, η μελέτη κατέδειξε ότι η προτεινόμενη λογική διάταξη υπερέχει σαφώς έναντι της αρχιτεκτονικής Diode Logic, προσφέροντας μειωμένες απώλειες ισχύος, χαμηλότερες απαιτήσεις πόλωσης και μεγαλύτερη αντοχή στον ηλεκτρικό. Τα χαρακτηριστικά αυτά επιβεβαιώνουν τη συνδυασμένη λειτουργική και ενεργειακή υπεροχή της διάταξης, ανοίγοντας προοπτικές για περαιτέρω έρευνα και εφαρμογή της σε πιο σύνθετα λογικά ή μικροηλεκτρονικά κυκλώματα στο μέλλον.

Κεφάλαιο 2: Θεωρία

2.1 Σύγχρονες προκλήσεις στον τομέα της μικροηλεκτρονικής

Η σύγχρονη κοινωνία έχει ωφεληθεί σημαντικά από την ανάπτυξη και διάδοση καινοτόμων μικροηλεκτρονικών προϊόντων, τα οποία συνδυάζουν προηγμένη λειτουργικότητα με ολοένα μειούμενο κόστος παραγωγής. Η συνεχής πρόοδος στην τεχνολογία ημιαγωγών, στη μηχανική υλικών και στις διαδικασίες κατασκευής έχει καταστήσει εφικτή τη δημιουργία συσκευών μικρότερου μεγέθους, υψηλότερης ταχύτητας και βελτιωμένης ενεργειακής απόδοσης. Οι τεχνολογικές αυτές εξελίξεις έχουν μετασχηματίσει ουσιαστικά κάθε πτυχή της καθημερινής ζωής, από την επικοινωνία και την υγειονομική περίθαλψη έως τις μεταφορές και τη βιομηχανική αυτοματοποίηση, ενσωματώνοντας ισχυρές υπολογιστικές δυνατότητες σε συμπαγή και οικονομικά αποδοτικά συστήματα. Ως αποτέλεσμα, η μικροηλεκτρονική έχει αναδειχθεί σε θεμελιώδη πυλώνα της τεχνολογικής προόδου και της παγκόσμιας οικονομικής ανάπτυξης.

Η εφεύρεση των FET (Field Effect Transistor) αποτέλεσε θεμελιώδη σταθμό, καθώς εισήγαγε τη δυνατότητα ελέγχου του ρεύματος μέσω ηλεκτρικού πεδίου, ανοίγοντας τον δρόμο για τη μικροηλεκτρονική επανάσταση. Η μετέπειτα ανάπτυξη των MOSFET (Metal-Oxide-Semiconductor FET) επέτρεψε την τεράστια πυκνότητα ολοκλήρωσης και τη μείωση κατανάλωσης ισχύος, χρησιμοποιήθηκε ευρέως στα μικροηλεκτρονικά συστήματα και αποτέλεσε θεμελιώδες δομικό στοιχείο στην εξέλιξη της βιομηχανίας ημιαγωγών. Τα τελευταία πενήντα χρόνια, η ανάπτυξη της ηλεκτρονικής βιομηχανίας έχει καθοδηγηθεί σε μεγάλο βαθμό από τον Νόμο του Moore, σύμφωνα με τον οποίο ο αριθμός των τρανζίστορ σε ένα ολοκληρωμένο κύκλωμα διπλασιάζεται περίπου κάθε δύο χρόνια. Η τάση αυτή προς συνεχόμενη αύξηση της πυκνότητας στοιχείων αποτέλεσε βασική κινητήρια δύναμη για την εξέλιξη των ολοκληρωμένων κυκλωμάτων.

Η σμίκρυνση των διαστάσεων των τρανζίστορ αποτέλεσε την πιο αποτελεσματική τεχνική για την επίτευξη ταχύτερων και πιο συμπαγών ολοκληρωμένων κυκλωμάτων, καθώς και για την επίτευξη της τεχνολογίας VLSI (Very Large Scale Integration). Η μείωση των διαστάσεων επιτρέπει την αύξηση της πυκνότητας συσκευών, την επιτάχυνση της ταχύτητας των κυκλωμάτων και τη μείωση της κατανάλωσης ισχύος. Παράλληλα, η βασική αρχή της σμίκρυνσης είναι να εξασφαλίζεται ότι τα μικρότερα τρανζίστορ διατηρούν ισοδύναμη απόδοση με τα μεγαλύτερα, επιτρέποντας την αύξηση της λειτουργικότητας χωρίς να θυσιάζεται η αξιοπιστία των συσκευών.

Για πολλά χρόνια κάθε φορά που ένα φυσικό ή τεχνολογικό φράγμα έμοιαζε αδιαπέραστο, η καινοτομία στη σχεδίαση, στα υλικά και στις μεθόδους κατασκευής έδινε νέες λύσεις. Η συνδυασμένη ευρηματικότητα της επιστημονικής κοινότητας και της βιομηχανίας των ημιαγωγών οδήγησε την τεχνολογία των τρανζίστορ και τον σχεδιασμό μικροεπεξεργαστών πολύ πέρα από τα όρια που θεωρούνταν εφικτά πριν από λίγες δεκαετίες.

Τα τρανζίστορ έχουν φτάσει σε ατομική κλίμακα, με τα μικρότερα εμπορικά διαθέσιμα να διαθέτουν πλάτος μόλις 3 νανομέτρων, δηλαδή ελάχιστα μεγαλύτερο από τη διάμετρο ενός κλώνου ανθρώπινου DNA (περίπου 2,5 nm) και ενώ υπάρχει ακόμη

περιθώριο για περαιτέρω σμίκρυνση, η πρόοδος αυτή έχει καταστεί εξαιρετικά δαπανηρή και αργή, καθιστώντας αβέβαιη τη συνέχιση των προβλέψιμων βελτιώσεων.

Δυστυχώς, τα τρανζίστορ μπορούν να σμικρυνθούν μόνο μέχρι ενός ορίου και, τελικά, οι θεμελιώδεις νόμοι της φυσικής θέτουν περιορισμούς που δεν μπορούν να παρακαμφθούν. Ωστόσο τα προβλήματα δεν σταματούν εκεί. Πέρα από τη συνεχή ανάπτυξη μικρότερων και ταχύτερων τρανζίστορ, **η βιομηχανία των ημιαγωγών απαιτεί επίσης ταχείες και πυκνές διασυνδέσεις προκειμένου να κατασκευάσει μικροτσίπ υψηλής απόδοσης.**

Οι διασυνδέσεις (interconnects) αποτελούσαν ανέκαθεν ένα κρίσιμο στοιχείο των ολοκληρωμένων κυκλωμάτων [1]. Με την προοδευτική σμίκρυνση των ημιαγωγικών διατάξεων, οι αγωγοί διασύνδεσης έχουν εξελιχθεί σε βασικό παράγοντα που καθορίζει την απόδοση ενός ολοκληρωμένου κυκλώματος. Η παρασιτική αντίσταση που σχετίζεται με τις διασυνδέσεις ευθύνεται πλέον για περίπου το 50 % της συνολικής κατανάλωσης ισχύος ενός chip, ενώ η ικανότητα μεταφοράς ρεύματος του χαλκού αποτελεί καθοριστικό περιορισμό για τη λειτουργία των τεχνολογιών κάτω των 10 nm.

Η κλιμάκωση των συμβατικών μεταλλικών διασυνδέσεων αντιμετωπίζει σήμερα δύο κύριες προκλήσεις την αύξηση της αποτελεσματικής ενεργού αντίστασης του χαλκού σε νάνο-διαστάσεις και τη μείωση της αξιοπιστίας των αγωγών σε συνθήκες υψηλής πυκνότητας ρεύματος. Μελέτες δείχνουν ότι, όταν το πλάτος των αγωγών χαλκού μειώνεται από 30 nm σε 10 nm, η αντίσταση ανά μονάδα μήκους αυξάνεται πάνω από δέκα φορές (για λόγο πλευρών ίσο με 1), κυρίως λόγω της ενισχυμένης σκέδασης ηλεκτρονίων στις επιφάνειες και στα όρια των κόκκων του μετάλλου. Αυτή η σημαντική αύξηση της αντίστασης οδηγεί σε αυξημένη κατανάλωση ισχύος, σε περαιτέρω καθυστέρηση RC, καθώς και σε υποβάθμιση του χρόνου ζωής των αγωγών εξαιτίας θερμικών απωλειών.

Σε ακόμη μικρότερα πλάτη, οι αγωγοί πρέπει να αντέχουν πολύ υψηλότερες πυκνότητες ρεύματος προκειμένου να διατηρήσουν ίδιο ρεύμα. Αυτές οι συνθήκες προκαλούν επιτάχυνση του φαινομένου της μετανάστευσης ηλεκτρονίων (electromigration, EM), μειώνοντας δραστικά τον χρόνο ζωής των διασυνδέσεων και δημιουργώντας σοβαρά ζητήματα αξιοπιστίας. Η υποβάθμιση της αγωγιμότητας και της ικανότητας μεταφοράς ρεύματος ενδέχεται να αποτελέσει κρίσιμο πρόβλημα για τις συσκευές που λειτουργούν σε διατάξεις μεγάλης σμίκρυνσης. Η λεπτή ισορροπία μεταξύ πυκνότητας, αντίστασης και αξιοπιστίας καθιστά τις διασυνδέσεις ένα από τα πιο κρίσιμα σημεία προσοχής, ειδικά στις τεχνολογίες sub-10 nm, και επιβάλλει την ανάγκη για καινοτόμες λύσεις υλικών και σχεδίασης που να υπερβαίνουν τα όρια του παραδοσιακού χαλκού.

Στο πέραςμα του χρόνου για την αντιμετώπιση αυτών των προβλημάτων, η έρευνα επικεντρώθηκε τόσο στη βελτίωση των υλικών όσο και στη βελτιστοποίηση της αρχιτεκτονικής των διασυνδέσεων.

Σε επίπεδο υλικών, η εφαρμογή διηλεκτρικών χαμηλής σταθεράς (low-κ και ultra-low-κ) μείωσε σημαντικά τη χωρητικότητα μεταξύ των γραμμών, οδηγώντας σε μικρότερες καθυστερήσεις και μειωμένη κατανάλωση ισχύος [2]. Σε μεταγενέστερα στάδια, δομές με πορώδη low-κ ή air gaps βελτίωσαν περαιτέρω την απόδοση. Ειδικότερα, για δομές

μικρότερες των 10nm, έχουν εξεταστεί νέα μέταλλα όπως κοβάλτιο (Co) και ρουθίνιο (Ru), καθώς και νανοδομές άνθρακα (όπως νανοσωλήνες άνθρακα – CNTs και γραφένιο) [3] που προσφέρουν υψηλή αγωγιμότητα και εξαιρετική αντοχή σε θερμική καταπόνηση και μετανάστευση ηλεκτρονίων.

Σε επίπεδο αρχιτεκτονικής, η λύση επικεντρώθηκε στην πολυεπίπεδη δομή των διασυνδέσεων (multi-level interconnects), όπου τα ανώτερα στρώματα χρησιμοποιούνται για ταχύτερη μετάδοση σήματος, ενώ τα κατώτερα για αυξημένη πυκνότητα. Εφαρμόστηκαν τεχνικές όπως η χρήση ενισχυτών σήματος (repeaters) για τη μείωση της καθυστέρησης RC (repeaters), η αύξηση αποστάσεων (spacing) και shielding για τον περιορισμό των ηλεκτρικών παρεμβολών (crosstalk). Οι τεχνολογίες 3D ολοκλήρωσης (3D integration) και μέσω-πυριτίου διαμπερή [4] (TSVs) επέτρεψαν τη μείωση του μήκους των διαδρομών και, κατ' επέκταση, της καθυστέρησης και της κατανάλωσης ισχύος. Ερευνητική δραστηριότητα έχει πραγματοποιηθεί και για οπτικές διασυνδέσεις [5] (optical ή silicon photonics interconnects), οι οποίες υπόσχονται δραστηκή αύξηση του ρυθμού μετάδοσης δεδομένων και μείωση της κατανάλωσης σε μελλοντικά συστήματα υψηλών επιδόσεων. Τέλος, σε αυτό το πλαίσιο, οι **διατάξεις δύο ακροδεκτών** (two-terminal devices) αναδεικνύονται ως μια **πολλά υποσχόμενη εναλλακτική** για τις μελλοντικές λογικές εφαρμογές.

2.2 Διατάξεις δύο ακροδεκτών ως εναλλακτική λύση στις σύγχρονες προκλήσεις της τεχνολογίας

Οι διατάξεις δύο ακροδεκτών (two-terminal devices) αποτελούν μια πολλά υποσχόμενη τεχνολογία για την αντιμετώπιση των σύγχρονων προκλήσεων της μικροηλεκτρονικής, προσφέροντας μια εναλλακτική λύση στις παραδοσιακές MOSFET διατάξεις. Ουσιαστικά, πρόκειται για διατάξεις που διαθέτουν μόνο δύο ηλεκτρικούς ακροδέκτες και λειτουργούν, χωρίς την ανάγκη τρίτου ηλεκτροδίου ελέγχου, όπως ο ακροδέκτης πύλης (gate) στα MOSFET. Η αγωγιμότητά τους καθορίζεται αποκλειστικά από την εφαρμοζόμενη διαφορά δυναμικού και τα εγγενή φυσικά και ηλεκτρικά χαρακτηριστικά των υλικών που τις αποτελούν.

Η λειτουργία τους βασίζεται στη μη γραμμική χαρακτηριστική ρεύματος-τάσης ($I-V$), η οποία παρουσιάζει μεταβάσεις μεταξύ καταστάσεων χαμηλής και υψηλής αγωγιμότητας. Στις απλές διόδους, το ρεύμα αυξάνεται εκθετικά μόλις ξεπεραστεί μια κρίσιμη τάση ορίου, ενώ σε πιο προηγμένες διατάξεις, όπως οι spin-diodes ή οι charge density wave (CDW) συσκευές, η αγωγιμότητα μεταβάλλεται απότομα υπό συγκεκριμένες συνθήκες, όπως η εφαρμογή μαγνητικού πεδίου ή εξωτερικής πόλωσης. Αυτή η έντονη μη γραμμικότητα και η δυνατότητα μετάβασης μεταξύ δύο σταθερών καταστάσεων καθιστούν δυνατή την αξιοποίηση των διατάξεων αυτών σε λογικές λειτουργίες, όπου η υψηλή και χαμηλή αγωγιμότητα μπορούν να αντιστοιχηθούν σε λογικά επίπεδα “1” και “0”.

Ένα ακόμη σημαντικό πλεονέκτημα των διατάξεων δύο ακροδεκτών είναι η απλότητα της δομής τους, η οποία συνεπάγεται μικρότερο χώρο στο ολοκληρωμένο κύκλωμα και αυξημένη πυκνότητα ολοκλήρωσης. Σε σύγκριση με τις MOSFET πύλες, κάθε λογική λειτουργία μπορεί να υλοποιηθεί με λιγότερα στοιχεία, γεγονός που μειώνει τις διασυνδέσεις, το συνολικό αποτύπωμα (footprint) του κυκλώματος και την κατανάλωση ισχύος. Αυτά τα χαρακτηριστικά είναι καθοριστικής σημασίας σε

τεχνολογίες κλίμακας κάτω των 10 nm, όπου οι διασυνδέσεις και η θερμότητα αποτελούν σημαντικούς περιοριστικούς παράγοντες.

Συνολικά, οι διατάξεις δύο ακροδεκτών συνδυάζουν απλότητα, ενεργειακή αποδοτικότητα, σταθερότητα και τεχνολογική ευελιξία. Με την εκμετάλλευση των εγγενών φυσικών και ηλεκτρικών τους χαρακτηριστικών, μπορούν να ξεπεράσουν βασικούς περιορισμούς της παραδοσιακής τεχνολογίας MOSFET, συμβάλλοντας στη μείωση του μεγέθους, της κατανάλωσης και των καθυστερήσεων στα ολοκληρωμένα κυκλώματα. Επιπλέον, η δυνατότητα ενσωμάτωσης εναλλακτικών υλικών επιτρέπει την προσαρμογή τους σε προηγμένες τεχνολογικές απαιτήσεις και τη λειτουργία σε χαμηλότερες τάσεις, καθιστώντας τις διατάξεις δύο ακροδεκτών μια ιδιαίτερα ελκυστική λύση για την επόμενη γενιά ηλεκτρονικών και λογικών εφαρμογών.

2.2 Προσπάθειες αξιοποίησης διατάξεων δύο ακροδεκτών σε λογικές εφαρμογές


Diode Logic

Η τεχνολογία του Diode Logic αποτελεί μία από τις παλαιότερες και πιο συνηθισμένες υλοποιήσεις λογικών πυλών. Σύμφωνα με αυτή έχουν επιτευχθεί οι υλοποιήσεις κυκλωμάτων για δύο λογικές πύλες, ένα για την λογική πύλη OR και ένα για την λογική πύλη AND.

Οι υλοποιήσεις των λογικών πυλών έχουν πραγματοποιηθεί με την χρήση κλασικών διόδων και έχουν βασιστεί στην μη γραμμική χαρακτηριστική I-V τους, υψηλή αγωγιμότητα από μία τιμή τάσης κι έπειτα και χαμηλή τιμή αγωγιμότητας για τιμές τάσης μικρότερες από αυτή, για την επίτευξη των δύο λογικών επιπέδων.

Η αντιστοίχιση των ηλεκτρονικών κυκλωμάτων με τις λογικές λειτουργίες βασίζεται στη χρήση δύο διακριτών επιπέδων τάσης, τα οποία αναπαριστούν τις λογικές καταστάσεις 1 και 0. Συγκεκριμένα, οι είσοδοι ενός κυκλώματος λαμβάνουν τιμές υψηλής (5V) και χαμηλής τάσης (0V) που αντιστοιχούν, αντίστοιχα, στο λογικό 1 και στο λογικό 0. Αντίστοιχα, η τάση εξόδου προσδιορίζει το αποτέλεσμα της λογικής λειτουργίας: τιμές κοντά στα 5 V θεωρούνται λογικό 1, ενώ τιμές κοντά στα 0 V αντιστοιχούν σε λογικό 0. Οι τιμές τάσης 0 και 5 Volt δεν χρειάζεται να είναι οι ίδιες για κάθε κύκλωμα υλοποίησης λογικής πύλης βασισμένο σε διατάξεις 2 ακροδεκτών όμως θα δούμε στην συνέχεια ότι η επιλογή τους στην συγκεκριμένη περίπτωση, αλλά και σε κάθε περίπτωση, δεν γίνεται τυχαία διότι βασίζεται στην αποδοτική λειτουργία των δύο λογικών πυλών.

Η υλοποίηση της λογικής πύλης AND:




Εικόνα 2.1: Η Diode Logic υλοποίηση της πύλης AND

Είσοδος A	Είσοδος B	Έξοδος $Y = (A \cdot B)$
0	0	0
0	1	0
1	0	0
1	1	1

Πίνακας 2.1: Πίνακας αληθείας της λογικής πύλης AND

Το σκεπτικό πίσω από τη συγκεκριμένη διάταξη βασίζεται στο γεγονός ότι, σε όλες τις περιπτώσεις όπου η έξοδος του κυκλώματος πρέπει να λάβει τιμή τάσης κοντά στα 0 V, δηλαδή για συνδυασμούς εισόδων $(V_{IN1}, V_{IN2}) = (0,0), (0,5), (5,0)$ V, υπάρχει τουλάχιστον μία διάοδος με είσοδο 0 V. Λόγω αυτής της διαφοράς δυναμικού σε σχέση με την τάση των 5 V της πόλωσης, δημιουργείται ροή ρεύματος μέσω της αντίστοιχης διόδου, οδηγώντας την έξοδο σε χαμηλό δυναμικό (λογικό 0). Αντίθετα, στην μοναδική περίπτωση όπου $(V_{IN1}, V_{IN2}) = (5,5)$ V, δεν υπάρχει καμία διαφορά δυναμικού μεταξύ τάσης εισόδου και τάσης πόλωσης και κατά συνέπεια οι διάοδοι δεν διαρρέονται από ρεύμα, οδηγώντας την έξοδο του κυκλώματος σε υψηλό δυναμικό (λογικό 1) μέσω της αντίστασης R.

Για την υλοποίηση της πύλης OR:




Εικόνα 2.2: Η Diode Logic υλοποίηση της πύλης OR

Είσοδος A	Είσοδος B	Έξοδος $Y = (A+B)$
0	0	0
0	1	1
1	0	1
1	1	1

Πίνακας 2.2: Πίνακας αληθείας της πύλης OR

Για την υλοποίηση της λογικής πύλης OR γίνεται φανερό ότι για οποιαδήποτε από τις περιπτώσεις που μία ή δύο από τις δύο εισόδους βρίσκεται στα 5V, $(V_{IN1}, V_{IN2}) = (0,5), (5,0), (5,0)$ V, τότε λόγω διαφοράς δυναμικού θα υπάρξει ροή ρεύματος από την είσοδο προς τον κόμβο V_{OUT} και στην έξοδο θα έχουμε υψηλό δυναμικό, λογικό 1. Σε αντίθετη περίπτωση, δηλαδή για $(V_{IN1}, V_{IN2}) = (0,0)$ V δεν υπάρχει καμία διαφορά δυναμικού και η έξοδος οδηγείται μέσω της αντίστασης R στο λογικό 0.

Η δομή των κυκλωμάτων που υλοποιούν τις δύο λογικές πύλες χαρακτηρίζεται από απλότητα και ευκολία κατανόησης ως προς τον τρόπο λειτουργίας τους, ενώ ταυτόχρονα προσφέρει οικονομία χώρου και μείωση του αριθμού των απαιτούμενων ηλεκτρονικών στοιχείων. Για να γίνει πιο εμφανής αυτή η διαφορά, παρακάτω παρουσιάζεται σύγκριση μεταξύ μιας πύλης AND υλοποιημένης σε CMOS τεχνολογία, ώστε να αναδειχθούν τα πλεονεκτήματα της απλούστερης αρχιτεκτονικής των διατάξεων δύο ακροδεκτών της εικόνας 2.2.1.



Εικόνα 2.3: Υλοποίηση της λογικής πύλης AND σε CMOS τεχνολογία,
<https://www.allaboutelectronics.org/cmos-logic-gates-explained/>

Σε τεχνολογία CMOS η πύλη AND υλοποιείται με τη χρήση μίας πύλης NAND και ενός αναστροφέα, συνολικά από 6 τρανζίστορ τριών ακροδεκτών. Αντίθετα, το κύκλωμα της εικόνας 2.2.1 αποτελείται από δύο διόδους δύο ακροδεκτών και μία αντίσταση R. Συμπεραίνουμε ότι η υλοποίηση Diode Logic προσφέρει πολύ μεγαλύτερη απλότητα για την υλοποίηση της ίδια πύλης, χρησιμοποιώντας 3 στοιχεία έναντι των 6 της CMOS υλοποίησης, και κατά συνέπεια μεγαλύτερη οικονομία χώρου και ύλης.

Έχοντας παρουσιαστεί τα παραπάνω πλεονεκτήματα της τεχνολογίας Diode Logic, είναι σημαντικό να επισημανθεί ότι, παρά τις υποσχόμενες ιδιότητές της, η ευρεία εφαρμογή της στη βιομηχανία της μικροηλεκτρονικής παραμένει περιορισμένη. Αυτό οφείλεται στην ύπαρξη ορισμένων θεμελιωδών μειονεκτημάτων που συνοδεύουν τις διατάξεις δύο ακροδεκτών και επηρεάζουν τη λειτουργικότητα και την αποδοτικότητά τους σε πιο σύνθετες ή μεγάλης κλίμακας υλοποιήσεις.

Μειονεκτήματα Diode Logic

Η έλλειψη ενισχυτικής ικανότητας των διόδων καθιστά ιδιαίτερα κρίσιμη την πτώση τάσης (voltage drop) που παρουσιάζουν όταν βρίσκονται σε αγωγή κατάσταση. Σε αντίθεση με τα ενεργά στοιχεία, όπως τα τρανζίστορ, οι διόδοι δεν έχουν τη δυνατότητα να αποκαθιστούν ή να ενισχύουν τα επίπεδα τάσης, με αποτέλεσμα κάθε απώλεια να μεταφέρεται και να συσσωρεύεται στα επόμενα στάδια του κυκλώματος. Όταν τα κυκλώματα αυτής της μεθόδου συνδέονται σε πολλαπλά στάδια (cascading), αυτή η πτώση τάσης αθροίζεται, με αποτέλεσμα να μειώνεται το επίπεδο της υψηλής λογικής στάθμης (λογικό 1) στις πύλες OR ή να αυξάνεται η χαμηλή λογική στάθμη (λογικό 0)

στις πύλες AND. Αυτό οδηγεί σε λιγότερο διακριτά λογικά επίπεδα, προκαλώντας σφάλματα στη λειτουργία του κυκλώματος αλλά και στην ανάγκη για χρησιμοποίηση εξωτερικής πόλωσης μεγάλης τιμής όπως τα 5V για την διατήρηση της αποδοτικής λειτουργίας στα διαδοχικά λογικά επίπεδα.

Λόγω αυτών των προβλημάτων, η τεχνολογία Diode Logic δεν μπορεί να διασυνδεθεί σε πολλαπλά στάδια ούτε να ενσωματωθεί αποδοτικά σε ολοκληρωμένα κυκλώματα, καθώς η συσσώρευση απωλειών καθιστά τη λειτουργία μη αξιόπιστη.

Προσπάθειες βελτίωσης του Diode Logic

Μετά την αρχική ανάπτυξη του diode logic, οι περισσότερες προσπάθειες για την αύξηση της αποδοτικότητας και της αξιοπιστίας αυτής της προσέγγισης επικεντρώθηκαν στην βελτίωση των ιδιοτήτων των ίδιων των διόδων. Μία από αυτές, βασίστηκε στην ανάπτυξη ιοντικών διόδων με στόχο την αξιοποίηση της ιοντικής αγωγιμότητας και των μεταβολών αντίστασης για τον έλεγχο της αγωγιμότητας, προσφέροντας υψηλή ενεργειακή αποδοτικότητα και δυνατότητα λειτουργίας σε πολύ μικρές διαστάσεις [6], [7]. Οι spin-diodes, από την άλλη, εισήγαγαν τη δυνατότητα χειραγώγησης της ροής ρεύματος μέσω της μαγνητοαντίστασης, επιτρέποντας τη χρήση μαγνητικών πεδίων για τον έλεγχο της κατάστασης της διόδου [8], [9], [10]. Αυτή η προσέγγιση συνδυάζει τα πλεονεκτήματα της diode logic με μη πτητική λειτουργία και χαμηλή κατανάλωση ενέργειας, ανοίγοντας νέες δυνατότητες για επαναπρογραμματιζόμενες λογικές συσκευές. Τέλος, η χρήση διόδων βασισμένων σε δισδιάστατα κύματα πυκνότητας φορτίου (CDW) επιτρέπει την εκμετάλλευση μη γραμμικών μεταβάσεων αγωγιμότητας σε υλικά υψηλής ευαισθησίας, προσφέροντας απότομες αλλαγές κατάστασης με δυνατότητα εφαρμογής σε νανοκλίμακα [11]. Με τις διαφορετικές αυτές εξελίξεις, η βασική ιδέα του diode logic έχει ενισχυθεί σημαντικά, δημιουργώντας μια σειρά προηγμένων, μικρών, ενεργειακά αποδοτικών και τεχνολογικά ευέλικτων λογικών στοιχείων που υπερβαίνουν περιορισμούς των παραδοσιακών MOSFET και ανοίγουν τον δρόμο για τη χρήση σε μελλοντικά ολοκληρωμένα κυκλώματα υψηλής πυκνότητας.

2.3 Η δική μας προτεινόμενη λογική διάταξη

Στην παρούσα διπλωματική εργασία θα παρουσιάσουμε την θεωρητική ανάλυση και προσομοίωση μίας συνδεσμολογίας δύο διόδων σε διάταξη Back-to-Back με στόχο την δημιουργία μίας λογικής διάταξης ικανής να αξιοποιηθεί σε κυκλώματα λογικών πυλών σαν θεμελιώδες στοιχείο. Η χρήση δύο Back-to-Back διόδων για την επίτευξη ενός τέτοιου στόχου αποτελεί κάτι το πρωτόγνωρο αφού μέχρι πρότινος η λειτουργία της είχε εξεταστεί για διαφορετικούς λόγους όπως η προστασία έναντι στατικού ηλεκτρισμού [12], η εξαγωγή παραμέτρων διόδων [13] και η χρήση σε μετατροπείς πολλαπλών επιπέδων με διόδους [14].

Παρατηρήθηκε ότι η λειτουργία μίας διάταξης τύπου Back-to-Back, η οποία αποτελείται από δύο διόδους με διαφοροποίηση στο ύψος των φραγμάτων δυναμικού τους και, κατ' επέκταση, στις τιμές των ρευμάτων κορεσμού ανάστροφης πόλωσης, παρουσιάζει ιδιαίτερο ενδιαφέρον ως προς τη χαρακτηριστική καμπύλη ρεύματος-τάσης (I-V). Συγκεκριμένα, η καμπύλη αυτή εμφανίζει δύο διακριτές «στάθμες»

ρεύματος, οι οποίες αντιστοιχούν σε περιοχές σταθερής λειτουργίας της διάταξης, καθώς και μία ενδιάμεση περιοχή μετάβασης μεταξύ των δύο αυτών επιπέδων.

Η ύπαρξη των δύο σταθμών ρεύματος οφείλεται στη διαφορετική συμπεριφορά των διόδων κατά την εφαρμογή θετικής ή αρνητικής πόλωσης. Για την περίπτωση που εμείς θα μελετήσουμε η διόδος με το χαμηλότερο φράγμα δυναμικού θα είναι αυτή που θα βρίσκεται υπό ανάστροφη πόλωση έτσι ώστε η υψηλή στάθμη ρεύματος να ισούται με το δικό της ρεύμα κορεσμού διότι είναι μεγαλύτερο από αυτό της υπολειπόμενης διόδου. Το ενδιάμεσο διάστημα τάσης για το οποίο δεν βρισκόμαστε ξεκάθαρα στην άνω (υψηλή) ή κάτω (χαμηλή) στάθμη ρεύματος ονομάζεται περιοχή μετάβασης. Η περιοχή αυτή ξεκινά από την κάτω στάθμη ρεύματος της ορθά πολωμένης διόδου με το υψηλότερο φράγμα δυναμικού, συνεχίζει ακολουθώντας την εκθετική καμπύλη της και σταματά στην άνω στάθμη ρεύματος κορεσμού της δεύτερης διόδου. Οι παράγοντες που επηρεάζουν το εύρος της μελετήθηκαν αργότερα στην εργασία.

Η μορφή αυτή της χαρακτηριστικής καμπύλης ρεύματος-τάσης καθιστά τη συγκεκριμένη διάταξη ιδιαίτερα ενδιαφέρουσα από πλευράς λειτουργικών ιδιοτήτων. Η ύπαρξη σταθερής τιμής ρεύματος εξόδου αποτελεί χαρακτηριστικό που δεν μπορεί να επιτευχθεί από μία απλή διόδο και προσδίδει στη προτεινόμενη διάταξη αυξημένη αντοχή στον ηλεκτρικό θόρυβο και στις διακυμάνσεις της τάσης εισόδου. Επιπλέον, λόγω της παρουσίας της δεύτερης διόδου στη συνδεσμολογία Back-to-Back, η συνολική πτώση τάσης της διάταξης αποδεικνύεται μικρότερη σε σχέση με εκείνη μίας μονής διόδου. Το φαινόμενο αυτό οφείλεται στη μικρή, αλλά σημαντική, αντιστάθμιση που εισάγει η δεύτερη διόδος κατά τη λειτουργία της, συμβάλλοντας έτσι στη βελτίωση της ενεργειακής απόδοσης του συστήματος.

Συνολικά, τα παραπάνω χαρακτηριστικά καθιστούν την προτεινόμενη διάταξη ιδανική για λογικές εφαρμογές μικροηλεκτρονικής. Οι δύο στάθμες ρεύματος μπορούν να αντιστοιχηθούν σε διακριτές λογικές στάθμες, επιτρέποντας την υλοποίηση βασικών λογικών λειτουργιών μέσω απλών ημιαγωγικών στοιχείων. Σε σύγκριση με τις συμβατικές διατάξεις Diode Logic και άλλες αρχιτεκτονικές που βασίζονται σε μονές διόδους, η προτεινόμενη πρωτοποριακή διάταξη επιτυγχάνει αυξημένη ακρίβεια λειτουργίας, μειωμένες απώλειες ισχύος και μεγαλύτερη ανοχή σε ηλεκτρικούς θορύβους ή διακυμάνσεις της τροφοδοσίας, καθιστώντας την πιο αξιόπιστη επιλογή για λογικές εφαρμογές μικροηλεκτρονικής σε σχέση με τις κλασικές λύσεις που βασίζονται σε απλές διόδους.


2.4 Επαφή pn

Η επαφή pn σχηματίζεται όταν μία περιοχή ημιαγωγού νοθεύεται με άτομα αποδέκτες (τύπου p) και η γειτονική περιοχή με άτομα δότες (τύπου n). Οι συνηθέστεροι ημιαγωγοί που χρησιμοποιούνται για την κατασκευή τέτοιων επαφών είναι το πυρίτιο (Si), το γερμάνιο (Ge) και το αρσενιούχο γάλλιο (GaAs), με το πυρίτιο να κυριαρχεί λόγω της θερμικής του σταθερότητας και της ευκολίας επεξεργασίας του.

Κατά τον σχηματισμό της επαφής, τα ηλεκτρόνια από την περιοχή n και οι οπές από την περιοχή p διαχέονται προς την αντίθετη πλευρά, δημιουργώντας σταθερά ιονισμένα άτομα δότες και αποδέκτες. Η διαδικασία αυτή οδηγεί στη δημιουργία μίας περιοχής απογύμνωσης (depletion region) γύρω από τη διαχωριστική επιφάνεια, όπου

δεν υπάρχουν ελεύθεροι φορείς φόρτισης. Η περιοχή αυτή συνοδεύεται από ένα ενδογενές ηλεκτρικό πεδίο, με φορά από την περιοχή n προς την περιοχή p, το οποίο αντισταθμίζεται στη διάχυση των φορέων.

Σε θερμική ισορροπία, οι δυνάμεις διάχυσης και οι ηλεκτρικές δυνάμεις του πεδίου εξισορροπούνται πλήρως, με αποτέλεσμα τη σταθεροποίηση της επαφής.



Εικόνα 2.4: Το ενεργειακό διάγραμμα των δύο ημιαγωγών p και n μετά την επαφή και σε θερμική ισορροπία, <https://www.circuitbread.com/tutorials/how-does-a-diode-work-part-1-the-pn-junction>

Τα ηλεκτρόνια στη ζώνη αγωγιμότητας της περιοχής τύπου n συναντούν ένα φράγμα δυναμικού προσπαθώντας να μεταβούν στην ζώνη αγωγιμότητας της περιοχής p. Αυτό το φράγμα δυναμικού ονομάζεται εσωτερικό φράγμα δυναμικού και συμβολίζεται με V_{bi} (built-in voltage). Επιπλέον, οι οπές της ζώνης σθένους της περιοχής τύπου p συναντούν ένα ισάξιο φράγμα δυναμικού V_{bi} προσπαθώντας να μεταβούν στην ζώνη σθένους της περιοχής n. Το δυναμικό αυτό διατηρεί την θερμική ισορροπία, κι έτσι κανένα ρεύμα δεν παράγεται από αυτή την τάση. Η τιμή του φράγματος είναι κοντά στα 0.3 V για διόδους γερμανίου και στα 0.7 V για διόδους πυριτίου. Η εξίσωση για το εσωτερικό φράγμα δυναμικού δίνεται από την:

$$V_{bi} = \frac{kT}{q} * \ln\left(\frac{N_a * N_d}{n_i^2}\right)$$

Όπου:

- $q=1,602*10^{-19}\text{C}$, το στοιχειώδες φορτίο του ηλεκτρονίου
- $k=1,381*10^{-23}\text{J/K}$, η σταθερά Boltzmann
- T είναι η θερμοκρασία
- n_i είναι η ενδογενής συγκέντρωση φορέων
- L_n, L_p είναι τα μήκη διάχυσης ηλεκτρονίων και οπών

- Na, Nd είναι οι συγκεντρώσεις προσμείξεων αποδεκτών και δοτών

2.4.1 Πόλωση pn διόδου και σχέση ρεύματος-τάσης

Η επιβολή εξωτερικής τάσης σε μία δίοδο pn διαταράσσει τη θερμική ισορροπία και μεταβάλλει τον διαχωρισμό των σταθμών Fermi στις δύο περιοχές.

Στην ορθή πόλωση, όταν η περιοχή τύπου p συνδεθεί με το θετικό πόλο μίας πηγής και η περιοχή τύπου n με τον αρνητικό πόλο, το δυναμικό φράγμα μειώνεται κατά ένα ποσό ίσο με την εφαρμοζόμενη τάση. Η μείωση αυτή διευκολύνει τη διάχυση των φορέων μειονότητας μέσα από την ένωση, επιτρέποντας τη ροή ρεύματος. Πιο συγκεκριμένα, λόγω δυνάμεων απώθησης όμοια φορτισμένων σωματιδίων, οπές διαχέονται από την περιοχή p προς την περιοχή n και ηλεκτρόνια από την περιοχή n προς την περιοχή p, προκαλώντας έγχυση πλεονάζουσας συγκέντρωσης φορέων. Το συνολικό ρεύμα οφείλεται κυρίως στη διάχυση των φορέων μειονότητας και στη μερική επανασύνδεσή τους, ενώ το εξωτερικό κύκλωμα αναπληρώνει συνεχώς τους φορείς που χάνονται.

Στην ανάστροφη πόλωση, όταν η περιοχή p συνδεθεί με τον αρνητικό πόλο και η περιοχή τύπου n με τον θετικό, λόγω ελκτικών δυνάμεων αντίθετων φορτίων το δυναμικό φράγμα αυξάνεται και η περιοχή απογύμνωσης διευρύνεται. Η ροή φορέων μειονότητας περιορίζεται, με αποτέλεσμα το ρεύμα να είναι εξαιρετικά μικρό.

Η συνολική πυκνότητα ρεύματος σε μία δίοδο pn υπό ορθή πόλωση προκύπτει από το άθροισμα δύο συνιστωσών: του ρεύματος διάχυσης (J_D) και του ρεύματος επανασύνδεσης (J_{recomb}). Το ρεύμα διάχυσης εκφράζει τη ροή φορέων μειονότητας διαμέσου της ένωσης και ακολουθεί εκθετική εξάρτηση από την εφαρμοζόμενη τάση, ενώ το ρεύμα επανασύνδεσης οφείλεται στις διαδικασίες επανασύνδεσης φορέων εντός της περιοχής απογύμνωσης.

Ο συνδυασμός των δύο αυτών συνιστωσών περιγράφεται από τη γενική εξίσωση της διόδου:

$$J = J_s * [e^{\frac{qV}{nkT}} - 1],$$


όπου το J_s αντιστοιχεί στην πυκνότητα ρεύματος κορεσμού και εξαρτάται από τις φυσικές παραμέτρους του ημιαγωγού, όπως οι συγκεντρώσεις προσμείξεων και οι συντελεστές διάχυσης.

$$J_s = q * ni^2 * \left(\frac{Dn}{Ln * Na} + \frac{Dp}{Lp * Nd} \right)$$

Ο συντελεστής ιδεατότητας n λαμβάνει τιμή 1 όταν το ρεύμα οφείλεται κυρίως στη διάχυση και τιμή 2 όταν κυριαρχούν οι μηχανισμοί επανασύνδεσης.

Η πυκνότητα ρεύματος κορεσμού (J_s) αποτελεί κρίσιμο μέγεθος, καθώς καθορίζει το επίπεδο του ρεύματος που διαρρέει τη δίοδο σε ανάστροφη πόλωση πριν την εμφάνιση φαινομένων διάσπασης. Στη χαρακτηριστική καμπύλη ρεύματος-τάσης ($I-V$) μιας επαφής pn, απεικονίζεται η εκθετική αύξηση του ρεύματος στην ορθή πόλωση και η

σχεδόν σταθερή, χαμηλή τιμή ρεύματος στην ανάστροφη, επιβεβαιώνοντας την ανορθωτική συμπεριφορά της διόδου.



Εικόνα 2.5: Η χαρακτηριστική I-V μίας pn διόδου σε λογαριθμική κλίμακα

2.5 Επαφή μετάλλου-ημιαγωγού

Η πρώτη πρακτική ημιαγώγιμη διάταξη ήταν η σημειακή δίοδος (point-contact rectifier), αποτελούμενη από μεταλλική ακίδα σε επαφή με ημιαγωγό, που χρησιμοποιήθηκε ήδη από το 1904. Το 1938, ο Schottky διατύπωσε τη θεωρία ότι η ανορθωτική συμπεριφορά τέτοιων επαφών οφείλεται στη δημιουργία δυναμικού φράγματος εξαιτίας των σταθερών χωρικών φορτίων εντός του ημιαγωγού· έτσι προέκυψε το μοντέλο του φράγματος Schottky.

Οι επαφές μετάλλου-ημιαγωγού μπορεί να παρουσιάσουν ανορθωτική αλλά και ωμική λειτουργία, ανάλογα με τα χαρακτηριστικά των υλικών που τις απαρτίζουν. Στην περίπτωση όπου το έργο εξόδου του μετάλλου (Φ_m) είναι μεγαλύτερο από εκείνο του ημιαγωγού (Φ_s), δημιουργείται ανορθωτική επαφή τύπου φράγματος Schottky. Τα ηλεκτρόνια μετακινούνται από τον ημιαγωγό προς το μέταλλο έως ότου επιτευχθεί θερμική ισορροπία, προκαλώντας τη δημιουργία περιοχής απογύμνωσης (depletion region) στον ημιαγωγό και κάμψη των ενεργειακών ζωνών. Το ύψος του φράγματος δίνεται από:


$$\Phi_{B0} = \Phi_m - \chi_s$$

όπου χ_s είναι η ηλεκτρονική συγγένεια του ημιαγωγού, ενώ το ενσωματωμένο δυναμικό φράγμα είναι:

$$V_{bi} = \Phi_{B0} - \Phi_n$$

Αντίθετα, όταν $\Phi_m < \Phi_s$, η επαφή γίνεται ωμική και δεν παρεμποδίζει τη ροή ηλεκτρονίων. Σε αυτή την περίπτωση, το φράγμα για τα ηλεκτρόνια είναι μικρό ($\Phi_{B0} \approx \Phi_n$), με αποτέλεσμα το ρεύμα να ρέει ελεύθερα ανεξαρτήτως της πόλωσης.

Η διάκριση μεταξύ φράγματος Schottky και ωμικής επαφής εξαρτάται επομένως από τη σχετική τιμή των έργων εξόδου και τη φύση του ημιαγωγού, καθορίζοντας αν η επαφή θα λειτουργήσει ως ανορθωτής ή ως αγώγιμη διεπαφή σε ένα ηλεκτρονικό κύκλωμα.



Εικόνα 2.6: Διάγραμμα ενεργειακών ζωνών μετάλλου-ημιαγωγού τύπου n μετά την επαφή,
https://en.wikipedia.org/wiki/Schottky_barrier

2.5.1 Πόλωση Schottky διόδου και σχέση ρεύματος-τάσης

Η ροή ρεύματος σε μια επαφή μετάλλου–ημιαγωγού οφείλεται κυρίως στους φορείς πλειονότητας του ημιαγωγού, σε αντίθεση με τις επαφές p–n, όπου το ρεύμα προκαλείται κυρίως από τη διάχυση φορέων μειονότητας.

Ορθή Πόλωση

Όταν εφαρμοστεί θετική τάση V_A στο μέταλλο ως προς τον ημιαγωγό, η επαφή τίθεται σε ορθή πόλωση, με αποτέλεσμα τη μείωση του εσωτερικού φράγματος δυναμικού V_{bi} κατά το ποσό V_A . Έτσι, διευκολύνεται η μεταφορά ηλεκτρονίων από τον ημιαγωγό προς το μέταλλο. Το ύψος του φράγματος Schottky Φ_B παραμένει σταθερό, καθώς εξαρτάται αποκλειστικά από τις ιδιότητες των υλικών. Ο μηχανισμός μεταφοράς ηλεκτρονίων περιγράφεται από τη θεωρία θερμοϊονικής εκπομπής, σύμφωνα με την οποία τα ηλεκτρόνια αποκτούν επαρκή ενέργεια για να υπερπηδήσουν το φράγμα δυναμικού.

Η θεωρία αυτή βασίζεται σε δύο κύριες υποθέσεις:

1. Το φράγμα δυναμικού Φ_B είναι πολύ μεγαλύτερο από την θερμική ενέργεια kT , ώστε να ισχύει η κατανομή Maxwell–Boltzmann.
2. Η εκπομπή ηλεκτρονίων δεν μεταβάλλει τη θερμική ισορροπία του συστήματος.

Ανάστροφη Πόλωση

Όταν εφαρμοστεί θετική τάση στον ημιαγωγό ως προς το μέταλλο, η επαφή τίθεται σε ανάστροφη πόλωση. Το ύψος του φράγματος αυξάνεται κατά V_R , με αποτέλεσμα η ροή ηλεκτρονίων να περιορίζεται σημαντικά. Το ρεύμα που διαρρέει σε αυτή την κατάσταση οφείλεται και πάλι σε θερμοϊονική εκπομπή, αλλά έχει πολύ μικρότερη τιμή· ονομάζεται πυκνότητα ρεύματος κορεσμού ανάστροφης πόλωσης και δίνεται από τη σχέση:

$$J_s = A^* T^2 e^{\frac{-e\Phi_{B0}}{kT}}$$

όπου $A^* = \frac{4\pi e m_n^* k^2}{h^3}$ είναι η σταθερά Richardson, m_n^* η ενεργός μάζα του ηλεκτρονίου και h η σταθερά Planck.

Συνολικά, σύμφωνα με τη θεωρία θερμοϊονικής εκπομπής, η ιδανική σχέση πυκνότητας ρεύματος–τάσης για τη δίοδο Schottky δίνεται από:

$$J = J_s * [e^{\frac{eV_D}{kT}} - 1]$$

ενώ στην πιο γενική μορφή της, που λαμβάνει υπόψη αποκλίσεις από την ιδανική συμπεριφορά, γράφεται:


$$J = J_s * [e^{\frac{eV_D}{nkT}} - 1]$$

όπου n είναι ο συντελεστής ιδανικότητας, με $n=1$ για καθαρά θερμοϊονική εκπομπή.

Η χαρακτηριστική I–V καμπύλη της διόδου Schottky παρουσιάζει εκθετική αύξηση του ρεύματος υπό ορθή πόλωση και σχεδόν σταθερή, μικρή τιμή υπό ανάστροφη πόλωση, μορφή παρόμοια με εκείνη της διόδου p–n, αλλά με μικρότερο δυναμικό φράγμα και ταχύτερη απόκριση.

2.6 Σύγκριση διόδου pn με δίοδο Schottky

Όπως καταλαβαίνουμε, σύμφωνα με όσα έχουμε πει μέχρι στιγμής, μια δίοδος επαφής pn και μια δίοδος μετάλλου–ημιαγωγού (Schottky) διαφέρουν σημαντικά στη δομή τους, στη δυναμική των φορέων και στα χαρακτηριστικά απόδοσης. Οι χαρακτηριστικές ρεύματος–τάσης (I–V) της διόδου Schottky και της διόδου p–n απεικονίζονται στην εικόνα 2.3.1. Η δίοδος p–n σχηματίζεται με τη συνένωση ημιαγωγού τύπου p και ημιαγωγού τύπου n, με αποτέλεσμα τη δημιουργία περιοχής απογύμνωσης (depletion) στη διεπιφάνεια, όπου τόσο τα ηλεκτρόνια όσο και οι οπές συμμετέχουν στη μεταφορά ρεύματος. Αντίθετα, η δίοδος Schottky προκύπτει από την επαφή ενός μετάλλου με ημιαγωγό τύπου n, οπότε η αγωγιμότητα βασίζεται κυρίως στους φορείς πλειονότητας (ηλεκτρόνια στο n-τύπου υπόστρωμα).



Εικόνα 2.7: Οι χαρακτηριστικές I - V της pn διόδου και Schottky διόδου σε λογαριθμική κλίμακα

Η πρώτη σημαντική διαφορά αφορά την πυκνότητα ρεύματος ανάστροφης πόλωσης κάθε επαφής. Στη Schottky δίοδο, το ρεύμα κορεσμού περιγράφεται από τη θερμοϊονική εκπομπή των ηλεκτρονίων, των φορέων πλειονότητας, που υπερπηδούν το φράγμα δυναμικού στην επαφή μετάλλου–ημιαγωγού. Η πυκνότητα ρεύματος κορεσμού ανάστροφης πόλωσης για την Schottky δίοδο:

$$J_{sT} = A^* T^2 e^{-q\Phi_b/kT}$$

Αντίθετα, στη δίοδο pn το ρεύμα οφείλεται κατά κύριο λόγο στο ρεύμα γέννησης. Η πυκνότητα ρεύματος κορεσμού ανάστροφης πόλωσης για την pn δίοδο:

$$J_s = q * ni^2 * \left(\frac{Dn}{Ln * Na} + \frac{Dp}{Lp * Nd} \right)$$

Η συναρτήσει του εσωτερικού φράγματος δυναμικού:

$$J_s = q * e^{-qV_{bi}/kT} * \left(\frac{Dn}{LnNa} + \frac{Dp}{LpNd} \right)$$

Αυτός ο διαφορετικός μηχανισμός οδηγεί σε τάξεις μεγέθους μεγαλύτερη τιμή της πυκνότητας ρεύματος κορεσμού στη Schottky από την αντίστοιχη πυκνότητα ρεύματος μιας διόδου pn .

Οι δίοδοι $p-n$ όσο και οι δίοδοι Schottky περιγράφονται από εξίσωση ρεύματος-τάσης παρόμοιας μαθηματικής μορφής:

$$J = J_s * [e^{qV/nkT} - 1]$$

Δεδομένου ότι $J_s \neq J_{sT}$, τα χαρακτηριστικά ορθής πόλωσης των δύο τύπων διόδων θα είναι επίσης διαφορετικά όπως φαίνεται και στην εικόνα 2.3.1. Η αποτελεσματική τάση αγωγής (turn-on voltage) της διόδου Schottky είναι μικρότερη από εκείνη της διόδου p-n. Η πραγματική διαφορά μεταξύ των τάσεων αγωγής εξαρτάται από το ύψος του φράγματος στη διεπιφάνεια μετάλλου-ημιαγωγού:

$$\Phi_{B0} = \Phi_m - \chi_s$$

καθώς και από τις συγκεντρώσεις προσμίξεων στην επαφή p-n:

$$V_{bi} = \frac{kT}{q} * \ln\left(\frac{N_a * N_d}{ni^2}\right)$$

ωστόσο αυτή η σχετικά μεγάλη διαφορά θα είναι πάντα εμφανή. Συνήθως, το φράγμα δυναμικού σε μία ανορθωτική επαφή μετάλλου-ημιαγωγού κυμαίνεται από 0.2V έως 0.5V και σε μία επαφή pn πυριτίου από 0.6V έως 0.7V. Για το λόγο αυτό, οι p-n diodes προτιμώνται σε εφαρμογές υψηλής τάσης, ενώ οι Schottky diodes προτιμώνται σε κυκλώματα υψηλής ταχύτητας και χαμηλής ισχύος.

Επιπλέον, οι Schottky diodes έχουν χαμηλότερη χωρητικότητα επαφής λόγω της απότομης διεπιφάνειας μετάλλου-ημιαγωγού και του μικρότερου πλάτους της περιοχής απογύμνωσης, χαρακτηριστικό που βελτιώνει την απόδοσή τους σε υψηλές συχνότητες και καθιστά τις Schottky ιδανικές για εφαρμογές RF και μικροκυμάτων. Αντίθετα, οι p-n diodes εμφανίζουν μεγαλύτερη χωρητικότητα και ευρύτερη περιοχή απογύμνωσης, γεγονός που τις καθιστά κατάλληλες για έλεγχο ισχύος, ανόρθωση σήματος και φωτοανίχνευση. Τέλος, οι Schottky diodes είναι γενικά πιο ευαίσθητες στη θερμοκρασία ειδικά ως προς την αύξηση του ρεύματος διαρροής σε υψηλές θερμοκρασίες ενώ οι pn diodes παρουσιάζουν μεγαλύτερη θερμική ανθεκτικότητα.

Τέλος, επειδή η diode Schottky βασίζεται στη ροή φορέων πλειονότητας δεν παρουσιάζει αποθήκευση φορτίου μειονοτικών φορέων ούτε τη λεγόμενη χωρητικότητα διάχυσης. Αποτέλεσμα αυτού είναι το να μπορεί να αλλάζει κατάσταση, από αγωγή σε αποκοπή, σχεδόν ακαριαία, με χρόνους απόκρισης που φτάνουν τα picosecond, σε αντίθεση με τις συμβατικές diodes pn όπου οι χρόνοι είναι της τάξης των nanosecond. Χάρη στην απουσία φαινομένων επανασύνδεσης και αποθήκευσης φορτίου, οι Schottky diodes χρησιμοποιούνται ευρέως σε εφαρμογές υψηλών συχνοτήτων και σε κυκλώματα που απαιτούν πολύ γρήγορη απόκριση.

2.7 Συντελεστής Ιδεατότητας

Στις προηγούμενες ενότητες εξετάστηκε η λειτουργία των διόδων pn και Schottky. Παρά τον διαφορετικό μηχανισμό που περιγράφει την ροή ρεύματος της κάθε διόδου, η σχέση πυκνότητας ρεύματος-τάσης τους εκφράζεται από την ίδια μαθηματική εξίσωση:

$$J = J_s * [e^{qV/nkT} - 1]$$

Όπου J_s είναι η πυκνότητα ρεύματος κορεσμού κατά την ανάστροφη πόλωση της εκάστοτε διόδου, ενώ οι σταθερές q , k και T είναι κοινές για τις δύο diodes και αντιστοιχούν, αντίστοιχα, στο φορτίο του ηλεκτρονίου, τη σταθερά Boltzmann, τη θερμοκρασία. Η μεταβλητή n εκφράζει τον συντελεστή ιδεατότητας της διόδου και

περιγράφει, όπως προδίδει η ονομασία του, τον βαθμό απόκλισης μιας διόδου από την ιδανική θεωρητική συμπεριφορά. Σε αυτή την ενότητα θα μελετήσουμε γιατί ο συντελεστής αυτός αποτελεί θεμελιώδη παράμετρο για την περιγραφή της πραγματικής ηλεκτρικής συμπεριφοράς της κάθε διόδου.

2.7.1 Για την δίοδο pn

Θεωρητικά, σε ιδανικές συνθήκες, η ροή ρεύματος σε μία δίοδο pn οφείλεται πλήρως στη διάχυση φορέων μειονότητας και ο συντελεστής λαμβάνει τιμή ίση με τη μονάδα [15]. Σε περίπτωση που οι τιμές του ρεύματος διάχυσης και του ρεύματος επανασύνδεσης είναι συγκρίσιμες, η τιμή του συντελεστή θα κυμαίνεται μεταξύ 1 και 2. Τέλος, τιμές υψηλότερες του 2 υποδηλώνουν αυξημένες μη ιδανικότητες και επικράτηση του ρεύματος επανασύνδεσης.

Παράγοντες που επηρεάζουν την τιμή του συντελεστή

Οι παράγοντες που μπορούν να επηρεάσουν την τιμή του συντελεστή ιδεατότητας μπορούν να είναι εξωτερικοί (π.χ. θερμοκρασία) ή εσωτερικοί (π.χ. συγκέντρωση προσμίξεων) ή ακόμα και συνδυασμός τους. Η μελέτη τους είναι άξια προσοχής διότι μας δίνει τις πληροφορίες που χρειάζονται οι σχεδιαστές ώστε να βελτιστοποιήσουν τις διόδους για υψηλή απόδοση, χαμηλές απώλειες και σωστή λειτουργία στις διάφορες εφαρμογές τους.

Οι κύριοι παράγοντες που επηρεάζουν την τιμή του συντελεστή ιδεατότητας είναι:

- **Θερμοκρασία**

Μέσα από θεωρητική έρευνα [16] έχει αποδειχθεί πως η αύξηση της θερμοκρασίας επιφέρει μείωση του συντελεστή ιδεατότητας. Καθώς η θερμοκρασία μειώνεται, ο μηχανισμός διάχυσης εξασθενεί, ενώ οι μηχανισμοί επανασύνδεσης και γέννησης αρχίζει να υπερισχύει. Η διάχυση των ηλεκτρονίων στον κρύσταλλο του πυριτίου, όπως και σε άλλους ημιαγωγούς, μειώνεται, με αποτέλεσμα η συνολική αγωγιμότητα να επηρεάζεται σημαντικά από τους μηχανισμούς επανασύνδεσης.

- **Ένωση pn**

Στην περιοχή της ένωσης pn υπάρχει κίνδυνος εμφάνισης «παγίδων». Οι παγίδες είναι ενεργειακές στάθμες που εμφανίζονται μέσα στο ενεργειακό χάσμα ενός ημιαγωγού, λόγω ατελειών ή ακαθαρσιών στο υλικό και συνήθως εντοπίζονται στην περιοχή της ένωσης p-n ή γύρω από αυτήν. Εκεί προκαλούν απόκλιση από την ιδανική συμπεριφορά [16], [17] επειδή προκαλούν την επανασύνδεση ηλεκτρονίων και οπών και αυξάνουν την τιμή του συντελεστή ιδεατότητας. Στην περίπτωση της p-i-n ένωσης [16], το μήκος της ενδιάμεσης μη νοθευμένης περιοχής έχει σημαντικό ρόλο στο πόσο θα μεταβάλλει, η ύπαρξη της ενδιάμεσης μη νοθευμένης περιοχής, τη μορφή του ηλεκτρικού πεδίου και το πόσο θα περιορίσει τη διάχυση των φορέων μειονότητας, οδηγώντας συνήθως σε διαφορετική τιμή του συντελεστή ιδεατότητας σε σχέση με τις κλασικές pn ενώσεις.

- **Συγκέντρωση προσμίξεων**

Η ποσότητα και η κατανομή των προσμίξεων καθορίζουν τα μήκη διάχυσης των φορέων μειονότητας. Με υψηλότερη δόση ντόπινγκ, η δίοδος εμφανίζει

αυξημένους ρυθμούς επανασύνδεσης φορέων και κατά συνέπεια μειωμένα μήκη διάχυσης φορέων μειονότητας. Συνεπώς, η αύξηση της συγκέντρωσης προσμίξεων αυξάνει την τιμή του συντελεστή ιδεατότητας [17].

2.7.2 Για την δίοδο Schottky

Η ροή ρεύματος σε μία δίοδο Schottky, τόσο υπό ορθή όσο και υπό ανάστροφη πόλωση, περιγράφεται ιδανικά μόνο από την διαδικασία της θερμιονικής εκπομπής (thermionic emission), η οποία καθορίζεται από το ύψος του φραγμού και τις ιδιότητες της διεπιφάνειας. Θεωρητικά, στην περίπτωση αυτή ο συντελεστής ιδεατότητας θα ισούται με 1 ενώ σε περιπτώσεις που η ροή ρεύματος μπορεί να περιγραφεί κι από άλλους μηχανισμούς η τιμή του συντελεστή θα κυμαίνεται από 1 έως 2.

Παράγοντες που επηρεάζουν την τιμή του συντελεστή

Παράγοντες που μπορούν να επηρεάσουν σημαντικά τα ηλεκτρικά χαρακτηριστικά της δίοδου μπορούν και να προκαλέσουν απόκλιση υποδηλώνει αποκλίσεις από την ιδανική συμπεριφορά της θερμιονικής εκπομπής, με αποτέλεσμα την αύξηση των ρευμάτων επανασύνδεσης ή σήραγγας (tunneling currents), τη μεγαλύτερη απώλεια ισχύος και τη μειωμένη απόδοση μεταγωγής της δίοδου.

Για την δίοδο Schottky οι παράγοντες που επηρεάζουν την τιμή του συντελεστή ιδεατότητας είναι οι εξής:

- **Θερμοκρασία**
Πλήθος ερευνητικών μελετών έχει καταδείξει ότι, σε γενικές γραμμές, η αύξηση της θερμοκρασίας (T) σε δίοδους Schottky με ημιαγωγό n-Si οδηγεί σε μείωση του συντελεστή ιδεατότητας (n), συμπεριφορά που είναι συνεπής με τον μηχανισμό της θερμιονικής εκπομπής [18], [19]. Σε χαμηλές θερμοκρασίες, τα ηλεκτρόνια ρέουν κυρίως μέσω περιοχών με χαμηλότερο φράγμα Schottky, λόγω της περιορισμένης θερμικής τους ενέργειας. Αυτή η «επιλογή» των ηλεκτρονίων οδηγεί σε απόκλιση από την ιδανική συμπεριφορά και σε αύξηση του συντελεστή ιδεατότητας (n). Με την αύξηση της θερμοκρασίας, τα ηλεκτρόνια αποκτούν επαρκή ενέργεια για να υπερπηδήσουν υψηλότερα φράγματα, με αποτέλεσμα το ρεύμα να κατανέμεται πιο ομοιόμορφα [20].
- **Διεπιφάνεια μετάλλου-ημιαγωγού**
Ανομοιογένειες στη διεπιφάνεια όπως αναφέρθηκε και στην προηγούμενη παράγραφο συμβάλλουν στην αύξηση του n . Επιπλέον, η παρουσία λεπτών οξειδίων ή ενδιάμεσων στρωμάτων τις περισσότερες φορές οδηγεί σε αύξηση της τιμής του n [21].
- **Συγκέντρωση προσμίξεων**
Η αύξηση της συγκέντρωσης προσμίξεων στον ημιαγωγό έχει ως αποτέλεσμα την αύξηση της τιμής του συντελεστή ιδεατότητας. Η υψηλή συγκέντρωση προσμίξεων στο ημιαγωγίμο υπόστρωμα αλλάζει το ηλεκτρικό πεδίο στη ζώνη απογύμνωσης και επηρεάζει τον μηχανισμό αγωγής (Thermionic Field Emission theory, TFE) [22] μεταβάλλοντας τον συντελεστή ιδεατότητας.

2.4.3 Μέθοδοι υπολογισμού του συντελεστή ιδεατότητας

Η παραπάνω ανάλυση μας βοηθάει να καταλάβουμε ότι ο τρόπος υπολογισμού του συντελεστή και η εγκυρότητα του έχουν ιδιαίτερη σημασία αφού μας οδηγούν σε κρίσιμα συμπεράσματα σχετικά με την ορθή λειτουργία μίας διόδου και την ερμηνεία των μηχανισμών αγωγής της. Οι πειραματικές μέθοδοι που έχουν αναπτυχθεί βασίζονται κυρίως σε μετρήσεις ρεύματος-τάσης, χωρητικότητας-τάσης ή ακόμα και θερμοκρασίας-τάσης, μέσω των οποίων εξάγονται οι τιμές του n με ανάλυση των χαρακτηριστικών καμπυλών και χρήση των κατάλληλων μαθηματικών εξισώσεων. Η πιο παραδοσιακή ονομάζεται **Μέθοδος I - V χαρακτηριστικής**, χρησιμοποιείται σε p n και Schottky διόδους και βασίζεται στην λογαριθμική ανάλυση της γραφικής I - V της εκάστοτε διόδου. Πιο συγκεκριμένα, χρησιμοποιεί την μαθηματική εξίσωση:

$$n = \frac{q}{kT} * \left(\frac{dV}{d(\ln I)} \right)$$

Ή


$$n = \frac{q}{kT} * \left(\frac{dV}{d(\ln J)} \right) \text{ αφού γνωρίζουμε ότι: } I = \int J dA$$

Η κλίση της γραφικής $\ln(I)$ - V μας δίνει την τιμή του συντελεστή ιδεατότητας. Γενικά, οι μέθοδοι εξαγωγής παραμέτρων των διόδων που έχουν προταθεί στη διεθνή βιβλιογραφία είναι ιδιαίτερα αποτελεσματικές και ακριβείς, επιτρέποντας τον προσδιορισμό όχι μόνο του συντελεστή ιδεατότητας αλλά και άλλων κρίσιμων παραμέτρων μίας διόδου όπως η αντίσταση σειράς. Στο πέρασμα του χρόνου, οι ερευνητές έχουν καταφέρει να βελτιώσουν προηγούμενες εκδοχές μεθόδων, που ίσως ήταν πρωτοποριακές για την εποχή τους, και να αναπτύξουν νέες, πιο αποδοτικές μεθόδους [23], [24], [25].

Κεφάλαιο 3: Μελέτη των χαρακτηριστικών της λογικής διάταξης


3.1 Ανάλυση της λειτουργίας της λογικής διάταξης

Η προτεινόμενη λογική διάταξη αποτελείται από δύο διόδους συνδεδεμένες σε σειρά και με τέτοιο τρόπο ώστε οι κάθοδοι των διόδων να είναι αντικριστές, σχηματίζοντας μια Back-to-Back διάταξη διόδων. Μεταξύ των δύο διόδων τοποθετείται μια αντίσταση μηδενικής τιμής, $R_S = 0 \Omega$. Η διάταξη:



Εικόνα 3.1: Η λογική διάταξη Back-to-Back διόδων

Η χρήση ασύμμετρων διόδων Schottky, D1 και D2 με φράγματα δυναμικού τέτοια ώστε $\Phi_{B1} > \Phi_{B2}$, στην παραπάνω διάταξη θα είχε ως αποτέλεσμα τον σχηματισμό μίας επαφής μετάλλου-ημιαγωγού-μετάλλου (Metal–Semiconductor–Metal, M–S–M) με το παρακάτω ενεργειακό διάγραμμα για συνθήκες ισορροπίας:



Εικόνα 3.2: Το ενεργειακό διάγραμμα της λογικής διάταξης σε θερμική ισορροπία

Όπως περιμέναμε το ενεργειακό διάγραμμα που σχηματίζεται σε συνθήκες θερμικής ισορροπίας έχει ευθυγραμμισμένα τα επίπεδα Fermi του ημιαγωγού και των δύο μετάλλων ενώ η ασύμμετρη μορφή του οφείλεται στην διαφορά των Φ_{B1} και Φ_{B2} . Η κατανομή αυτή αποτελεί το σημείο αναφοράς για την κατανόηση της ηλεκτρικής συμπεριφοράς της διάταξης υπό πόλωση, η οποία, όπως θα φανεί στη συνέχεια, καθορίζει την αποτελεσματικότητά της ως λογική διάταξη.


Η εφαρμογή μιας τάσης, μεγαλύτερης από το φράγμα δυναμικού της D1, στη λογική διάταξη, με θετικό δυναμικό ως προς την άνοδο της διόδου D1 και αρνητικό δυναμικό ως προς την κάθοδο της διόδου D2, οδηγεί σε ορθή πόλωση της D1 και ταυτόχρονα σε ανάστροφη πόλωση της D2. Για μια ορθά πολωμένη diode, η σχέση τάσης-ρεύματος ακολουθεί εκθετική συμπεριφορά, ενώ μια ανάστροφα πολωμένη diode εμφανίζει σχεδόν σταθερό ρεύμα λόγω του φαινομένου κορεσμού. Συνεπώς, σε αυτή την περίπτωση, η τιμή του ρεύματος εξόδου της λογικής διάταξης, εφόσον η diode D1 βρίσκεται σε πλήρη αγωγή καθορίζεται από το σταθερό ρεύμα κορεσμού ανάστροφης πόλωσης της διόδου D2. Η τιμή του Φ_{B2} επιλέχθηκε σκόπιμα να είναι μικρότερη από αυτή του Φ_{B1} ώστε να προσφέρει υψηλότερη τιμή ρεύματος κορεσμού.

Αντίθετα, όταν η εφαρμοζόμενη τάση δεν υπερβαίνει το φράγμα δυναμικού της D1, αυτή δεν οδηγείται σε αγωγή ενώ η D2 παραμένει ανάστροφα πολωμένη. Σε αυτή την περίπτωση, εφόσον η D1 δεν βρίσκεται σε πλήρη αγωγή η συνολική αντίσταση της διάταξης αυξάνεται με αποτέλεσμα το ρεύμα εξόδου να είναι σημαντικά χαμηλότερο, κατά τάξεις μεγέθους, σε σύγκριση με την προηγούμενη κατάσταση. Με τον τρόπο αυτό, δημιουργούνται δύο διακριτές στάθμες ρεύματος, οι οποίες αντιστοιχούν στο λογικό 1, δηλαδή στην κατάσταση αγωγής, και στο λογικό 0, δηλαδή στην κατάσταση αποκοπής.


Συμπεραίνουμε ότι η διάταξη Back-to-Back αξιοποιεί την διαφορά των δύο φραγμάτων δυναμικού και τη διαφορετική συμπεριφορά των διόδων σε ορθή και ανάστροφη πόλωση για τον έλεγχο του ρεύματος εξόδου της λογικής διάταξης. Επιπλέον, όπως φαίνεται από το ενεργειακό διάγραμμα της **εικόνας 3.1.2** όταν η λογική διάταξη περάσει σε κατάσταση αγωγής η πτώση τάσης που θα παρουσιάσει θα είναι μικρότερη από αυτή μίας διάταξης μονής διόδου. **Αναλυτικότερα, ενώ θα παρουσιαστεί πτώση τάσης λόγω της έναρξης αγωγής της διόδου D1, όπως ακριβώς θα γινόταν για μία μονή diode, στη συνέχεια μέρος αυτής της πτώσης θα αντισταθμιστεί. Πιο συγκεκριμένα, τα ηλεκτρόνια επιβραδύνονται αρχικά λόγω της ύπαρξης εσωτερικού ηλεκτρικού πεδίου στην ορθά πολωμένη diode ωστόσο στη συνέχεια επιταχύνονται πάλι αφού στην ανάστροφα πολωμένη diode το ηλεκτρικό πεδίο είναι το αντίστροφο. Συνολικά, η λογική διάταξη που προτείνουμε προσφέρει λειτουργικά χαρακτηριστικά, διακριτές στάθμες ρεύματος εξόδου και μειωμένες απώλειες τάσης, τα οποία είναι ιδανικά για την αξιοποίηση της στον σχεδιασμό λογικών πυλών και της δίνουν το πλεονέκτημα έναντι διατάξεων μονών διόδων οι οποίες δεν μπορούν να επιτύχουν ανάλογες επιδόσεις (εκθετική σχέση ρεύματος τάσης σε ορθή πόλωση και μεγαλύτερες απώλειες).**

3.2 Τα κρίσιμα σημεία της γραφικής παράστασης

Για την κατανόηση της λειτουργίας των δύο διόδων σε διάταξη back-to-back, εξετάσαμε ένα ενδεικτικό παράδειγμα προσομοίωσης που αφορά δύο diodes Schottky. Συγκεκριμένα, εξετάσαμε μία επαφή πλατίνας, $\Phi_{B1}=0.9\text{eV}$, με πυρίτιο τύπου n (Pt/n-Si) και μία επαφή βολφραμίου, $\Phi_{B2}=0.66\text{eV}$, με πυρίτιο τύπου n (W/n-Si). Η θεωρητική προσομοίωση μας βοηθάει στην καλύτερη κατανόηση της τυπικής συμπεριφοράς της διάταξης, στην ανάδειξη των βασικών λειτουργιών και της χαρακτηριστικής ασυμμετρίας της διάταξης, παρέχοντας τη βάση για την περαιτέρω ανάλυση των κρίσιμων παραμέτρων που επηρεάζουν τη μορφή της καμπύλης:



Εικόνα 3.3: Αποτελέσματα ενδεικτικής προσομοίωσης δύο Schottky διόδων σε λογαριθμική κλίμακα



Εικόνα 3.4: Αποτελέσματα ενδεικτικής προσομοίωσης δύο Schottky διόδων σε γραμμική κλίμακα

Στην αποτελέσματα της προσομοίωσης εντοπίζονται τρία κρίσιμα σημεία στα οποία εστίασαμε την προσοχή μας. Τα δύο πρώτα αντιστοιχούν στις διακριτές στάθμες

πυκνότητας ρεύματος, J_{ON} και J_{OFF} , που εκφράζουν αντίστοιχα την κατάσταση αγωγής και την κατάσταση αποκοπής. Το τρίτο κρίσιμο σημείο προκύπτει από την τομή της καμπύλης της ορθά πολωμένης διόδου Pt/n-Si με εκείνη της ανάστροφας πολωμένης διόδου W/n-Si. Το σημείο αυτό το ονομάσαμε V_{ON} , καθώς από τη συγκεκριμένη τιμή τάσης και έπειτα το κύκλωμα εισέρχεται σε κατάσταση αγωγής, παρουσιάζοντας ρεύμα εξόδου ίσο με την άνω στάθμη ρεύματος J_{ON} . Στη συνέχεια, αξιοποιώντας την θεωρητική προσομοίωση της διάταξης μπορέσαμε να μελετήσουμε ποιες παράμετροι των διόδων επιδρούν στις τιμές των κρίσιμων σημείων και με ποιο τρόπο.

3.2.1 Στάθμες Ρεύματος

Οι δύο διακριτές στάθμες ρεύματος εξόδου σχηματίζονται λόγω της διαφοράς των φραγμάτων δυναμικού των δύο διόδων. Πιο συγκεκριμένα, η τιμή του ρεύματος λειτουργίας της κατάστασης αγωγής, ή αλλιώς του λογικού 1, καθορίζεται από την πυκνότητα ρεύματος κορεσμού ανάστροφης πόλωσης της επαφής με το χαμηλότερο φράγμα δυναμικού ενώ η τιμή του ρεύματος της κατάστασης αποκοπής, ή αλλιώς του λογικού 0, εξαρτάται από την πυκνότητα ρεύματος κορεσμού της επαφής με το μεγαλύτερο φράγμα δυναμικού.

Από την θεωρία γνωρίζουμε ότι ανεξάρτητα από το αν μία επαφή είναι τύπου p-n ή Schottky, η πυκνότητα ρεύματος κορεσμού εξαρτάται σε μεγάλο βαθμό από το φράγμα δυναμικού της. Η συσχέτιση αυτή προκύπτει άμεσα από τις θεμελιώδεις εξισώσεις που περιγράφουν την πυκνότητα ρεύματος κορεσμού σε κάθε περίπτωση. Για την επαφή μετάλλου-ημιαγωγού:

$$J_s = A^* T^2 e^{-q\Phi_b/kT}$$

Η τιμή της πυκνότητας ρεύματος κορεσμού είναι εκθετικά εξαρτώμενη από το φράγμα δυναμικού Φ_b , γεγονός που σημαίνει ότι ακόμη και μικρές μεταβολές του οδηγούν σε σημαντικές αλλαγές στο ρεύμα. Οι φυσικές σταθερές που εμπλέκονται, όπως η σταθερά Richardson A^* η οποία έχει σταθερή τιμή για κάθε στοιχείο, το στοιχειώδες φορτίο q , η σταθερά Boltzmann k , καθώς και η θερμοκρασία λειτουργίας T , είναι σταθερές και προκαθορισμένες. Συνεπώς, η μοναδική μεταβλητή παράμετρος που καθορίζει το μέγεθος της πυκνότητας ρεύματος κορεσμού είναι το φράγμα δυναμικού Schottky το οποίο εξαρτάται κατά κύριο λόγο από το έργο εξόδου του μετάλλου, Φ_m , της επαφής.

Αντίστοιχα, σε μία pn επαφή η πυκνότητα ρεύματος κορεσμού δίνεται από την εξίσωση:

$$J_s = q * e^{-qV_{bi}/kT} * \left(\frac{Dn}{LnNa} + \frac{Dp}{LpNd} \right)$$

Και το εσωτερικό φράγμα δυναμικού ορίζεται ως:

$$V_{bi} = \frac{kT}{q} * \ln \left(\frac{Na * Nd}{ni^2} \right)$$

Η μορφή των δύο εξισώσεων δεν είναι η ίδια όμως η τιμή της πυκνότητας ρεύματος κορεσμού είναι και πάλι εκθετικά εξαρτώμενη από το φράγμα δυναμικού V_{bi} . Αυτή τη

φορά το φράγμα δυναμικού εξαρτάται, κυρίως, από τις συγκεντρώσεις των προσμείξεων δοτών και αποδεκτών N_A, N_D .


Τελικά, για την περίπτωση της στάθμης ρεύματος εξόδου της κατάστασης αγωγής, J_{ON} , επιλέξαμε να χρησιμοποιήσουμε επαφή μετάλλου-ημιαγωγού διότι, σε γενικές γραμμές, προσφέρουν την χαμηλότερη τιμή πτώσης τάσης υπό ορθή πόλωση και κατά συνέπεια έχουν υψηλότερη πυκνότητα ρεύματος κορεσμού ανάστροφης πόλωσης. Για την στάθμη ρεύματος εξόδου της κατάστασης αποκοπής, J_{OFF} , ιδανικά θέλαμε να χρησιμοποιήσουμε πάλι επαφή μετάλλου-ημιαγωγού ωστόσο αφήσαμε ανοιχτό το ενδεχόμενο της χρήσης επαφής p-n πυριτίου οι οποίες, σε γενικές γραμμές, παρουσιάζουν υψηλότερη πτώση τάσης υπό ορθή πόλωση και χαμηλότερη τιμή πυκνότητας ρεύματος ανάστροφης πόλωσης. Έτσι, η τελική απόφαση για την δεύτερη επαφή της διάταξης πάρθηκε μετά το πέρας μίας μεγάλης μελέτης συνδυασμών επαφών μετάλλου/n-πυριτίου/μετάλλου και επαφών μετάλλου/n-πυριτίου/p-πυριτίου που πραγματοποιήσαμε αργότερα.

Ανεξαρτησία των J_{OFF}, J_{ON} από τον συντελεστή ιδεατότητας


Πριν προχωρήσουμε στη μελέτη του επόμενου κρίσιμου σημείου, δηλαδή της τάσης έναρξης V_{ON} , εξετάστηκε η συσχέτιση μεταξύ του συντελεστή ιδεατότητας μίας επαφής (n) και της πυκνότητας ρεύματος κορεσμού της (J_s). Στόχος της ανάλυσης αυτής ήταν να επιβεβαιωθεί ότι η τιμή του J_s δεν επηρεάζεται ουσιαστικά από τον συντελεστή ιδεατότητας και εξαρτάται αποκλειστικά από το φράγμα δυναμικού της κάθε διόδου.

Οι παρακάτω γραφικές αφορούν τον συνδυασμό των επαφών πλατίνας/n-πυριτίου, Pt/n-Si, με $\Phi_{B1}=0.9$ και συντελεστή ιδεατότητας n_1 και βολφραμίου/n-πυριτίου, W/n-Si, με $\Phi_{B2}=0.66$ και συντελεστή ιδεατότητας n_2 ο οποίος αποδίδει $J_{ON}=8.4 \cdot 10^{-4} \text{ A/cm}^2$ και $J_{OFF}=7.7 \cdot 10^{-9} \text{ A/cm}^2$. Θα δοκιμάσουμε τρεις διαφορετικές τιμές συντελεστή ιδεατότητας για την επαφή Pt/n-Si που καθορίζει το J_{OFF} και τρεις για την επαφή W/n-Si που καθορίζει το J_{ON} .


Για την J_{OFF} :



Εικόνα 3.5: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε λογαριθμική κλίμακα




Εικόνα 3.6: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε γραμμική κλίμακα




Εικόνα 3.7: Μεταβολή της τιμής του J_{OFF} σε σχέση με τον συντελεστή ιδεατότητας της αντίστοιχης επαφής


Για την J_{ON} :



Εικόνα 3.8: Εξάρτηση του J_{ON} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε λογαριθμική κλίμακα



Εικόνα 3.9: Εξάρτηση του J_{ON} από τον συντελεστή ιδεατότητας της αντίστοιχης επαφής σε γραμμική κλίμακα




Εικόνα 3.10: Μεταβολή της τιμής του J_{ON} σε σχέση με τον συντελεστή ιδεατότητας της αντίστοιχης επαφής


Παρατηρήσαμε ότι και για τις δύο περιπτώσεις η τιμή της κάθε στάθμης παραμένει σταθερή παρά τις αλλαγές του συντελεστή ιδεατότητας. Η μεταβολή του συντελεστή ιδεατότητας επηρεάζει μόνο την κλίση του γραμμικού μέρους της λογαριθμικής γραφικής, αφήνοντας ανεπηρέαστο το κομμάτι του ανάστροφου κορεσμού.

Επαναλάβαμε σύντομα την ίδια διαδικασία αντικαθιστώντας την επαφή Pt/n-Si με μία επαφή p-n με $V_{bi}=0.57V$ και συντελεστή ιδεατότητας n_1 για να μελετήσουμε και πάλι την επίδραση της διαφορετικής τιμής του συντελεστή ιδεατότητας στην τιμή του J_{OFF} η οποία τώρα προκύπτει από την πυκνότητα ρεύματος κορεσμού της p-n διόδου και ισούται με $J_{OFF}=8.67 \cdot 10^{-12} \text{ A/cm}^2$. Για την τιμή του J_{ON} ισχύουν τα προηγούμενα συμπεράσματα μας δεδομένου ότι δεν παρατηρήθηκε καμία μεταβολή στα χαρακτηριστικά της αντίστοιχης επαφής.


Για την J_{OFF} :



Εικόνα 3.11: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της p-n επαφής σε λογαριθμική κλίμακα



Εικόνα 3.12: Εξάρτηση του J_{OFF} από τον συντελεστή ιδεατότητας της $p-n$ επαφής σε γραμμική κλίμακα



Εικόνα 3.13: Μεταβολή της τιμής του J_{OFF} σε σχέση με την τιμή του συντελεστή ιδεατότητας της αντίστοιχης επαφής

Όπως και πριν, η τιμή της στάθμης J_{OFF} παρέμεινε σταθερή παρά την μεταβολή του συντελεστή ιδεατότητας της $p-n$ επαφής. Συμπεράναμε ότι η μεταβολή του συντελεστή ιδεατότητας δεν επηρεάζει την τιμή της πυκνότητας ρεύματος κορεσμού και γίνεται

αισθητή μόνο για θετικές τιμές τάσης, $V > 0$, διότι μειώνει την κλίση της εκθετικής αύξησης της καμπύλης.

3.2.2 Τάση έναρξης

Η τάση έναρξης V_{ON} αντιστοιχεί στην τιμή τάσης στην οποία τέμνονται οι χαρακτηριστικές I-V των δύο διόδων, **εικόνες 3.2.1.1 και 3.2.1.2**. Η τιμή αυτού του μεγέθους έχει κομβική σημασία στην αποδοτική λειτουργία της λογικής διάταξης μας.


Για αυτήν την τιμή τάσης η επαφή με το υψηλότερο φράγμα δυναμικού βρίσκεται σε καθεστώς πλήρης αγωγής και διαρρέεται από ρεύμα που αυξάνεται εκθετικά με την τάση. Παράλληλα η δίοδος με το χαμηλότερο φράγμα δυναμικού λειτουργεί σε κατάσταση κορεσμού ανάστροφης πόλωσης, παρουσιάζοντας σχεδόν σταθερό ρεύμα. Η συνάντηση των δύο γραφικών συμβολίζει το «τέλος» του εκθετικά αυξανόμενου ρεύματος της ορθά πολωμένης διόδου και την σταθεροποίηση του στην τιμή της πυκνότητας ρεύματος κορεσμού της ανάστροφα πολωμένης διόδου του κυκλώματος της λογικής διάταξης. Με βάση τα παραπάνω, η ονομασία «Τάση Έναρξης» προέκυψε από την έναρξη της κατάστασης αγωγής ή αλλιώς του λογικού 1, κατά την η λογική διάταξη λειτουργεί ως σταθερή πηγή ρεύματος.

Για την καλύτερη λειτουργία της λογικής διάταξης θέλουμε η τιμή της παραπάνω τάσης θέλουμε να είναι όσο το δυνατόν μεγαλύτερη γίνεται. Επιτυγχάνοντας μεγάλη τιμή τάσης έναρξης αυξάνουμε το διάστημα για το οποίο η λογική διάταξη μπορεί να βρίσκεται σε κατάσταση αποκοπής. Πιο λεπτομερώς, γνωρίζοντας ότι για οποιαδήποτε τιμή τάσης από την V_{ON} και μετά η λογική διάταξη θα βρεθεί μόνιμα στην κατάσταση αγωγής, θέλουμε να εξασφαλίσουμε ότι η «περιοχή» αποκοπής θα έχει ένα σημαντικό εύρος τάσης να την εκπροσωπεί. Σε περίπτωση που δεν γίνει κάτι τέτοιο και η τιμή της V_{ON} είναι χαμηλή, η λογική διάταξη θα βρίσκεται σε κατάσταση αγωγής για τις περισσότερες τιμές τάσης, χάνοντας την διακοπτική λειτουργία της και παράλληλα θα υπάρχει κίνδυνος ενεργοποίησης της λογικής διάταξης, δίχως εμείς να το θέλουμε, λόγω θορύβου.


Μελέτη επίδρασης του συντελεστή ιδεατότητας στην τιμή της V_{ON}

Για την μελέτη της επίδρασης του συντελεστή ιδεατότητας κάθε επαφής επιλέξαμε τον συνδυασμό των επαφών πλατίνας/n-πυριτίου, Pt/n-Si, με $\Phi_{B1}=0.9$ και συντελεστή ιδεατότητας n_1 και βολφραμίου/n-πυριτίου, W/n-Si, με $\Phi_{B2}=0.66$ και συντελεστή ιδεατότητας n_2 ο οποίος αποδίδει $J_{ON}=8.4 \cdot 10^{-4}$ A/cm² και $J_{OFF}=7.7 \cdot 10^{-9}$ A/cm². Κρατήσαμε σταθερές τις τιμές των J και Φ_B και μελετήσαμε την μεταβολή του σημείου τομής των δύο γραφικών για διαφορετική τιμή συντελεστή ιδεατότητας.


Μεταβολή του συντελεστή ιδεατότητας n_1 της επαφής Pt/n-Si:



Εικόνα 3.14: Επίδραση της μεταβολής του n_1 στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα




Εικόνα 3.15: Επίδραση της μεταβολής του n_1 στην τιμή της τάσης έναρξης σε γραμμική κλίμακα




Εικόνα 3.16: Μεταβολή της τάσης έναρξης για διαφορετικές τιμές του n_1

Παρατηρούμε σε αυτή την περίπτωση ότι η αλλαγή του συντελεστή ιδεατότητας δεν επιφέρει καμία αλλαγή στην τιμή της V_{ON} , αφού η μορφή της γραφικής στην περιοχή που μας ενδιαφέρει παραμένει ίδια και για τις τρεις περιπτώσεις $n_1=1$, $n_3=1.5$, $n_4=2$.


Συνεχίσαμε με την μεταβολή του συντελεστή ιδεατότητας n_2 της επαφής W/n-Si:



Εικόνα 3.17: Επίδραση της μεταβολής του n_2 στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα



Εικόνα 3.18: Επίδραση της μεταβολής του n_2 στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα




Εικόνα 3.19: Μεταβολή της τάσης έναρξης για διαφορετικές τιμές του n_1


Αμέσως παρατηρούμε ότι αυτή τη φορά η μορφή της καμπύλης στην περιοχή που μας ενδιαφέρει έχει ξεκάθαρα επηρεαστεί. Η αύξηση του συντελεστή ιδεατότητας φαίνεται να μετατοπίζει προς τα δεξιά το σημείο V_{ON} , κάτι που οφείλεται στην μείωση της κλίσης του «δεξιά» μέρους της γραφικής της επαφής Pt/n-Si. Έχουμε δηλαδή μία απόκλιση από το ιδεατό σενάριο του $n=1$. Όπως και πριν, είναι φανερό ότι η αύξηση

του συντελεστή ιδεατότητας μειώνει την κλίση του γραμμικού μέρους της λογαριθμικής γραφικής, αφήνοντας ανεπηρέαστο το μέρος του ανάστροφου κορεσμού.


Έπειτα, πραγματοποιήσαμε την ίδια διαδικασία με την χρήση μίας p-n επαφής με $V_{bi}=0.57V$ αντί για την επαφή Pt/n-Si. Τα αποτελέσματα:



Εικόνα 3.20: Επίδραση της μεταβολής του n_i της pn επαφής στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα



Εικόνα 3.21: Επίδραση της μεταβολής του n_1 της pn επαφής στην τιμή της τάσης έναρξης σε γραμμική κλίμακα




Εικόνα 3.22: Μεταβολής της τάσης έναρξης για διαφορετική τιμή του n_1 της pn επαφής


Παρατηρούμε ότι η αύξηση του συντελεστή ιδεατότητας, όπως και στην μελέτη για ορθά πολωμένη Schottky δίοδο, η αύξηση του n επιφέρει μείωση της κλίσης του γραμμικού μέρους της λογαριθμικής γραφικής και κατά συνέπεια αυξάνει την τιμή της τάσης V_{ON}

Μελέτη της επίδρασης των φραγμάτων δυναμικού των δύο επαφών στην τιμή της V_{ON}


Ξεκινώντας από την περίπτωση που και οι δύο επαφές είναι μετάλλου-ημιαγωγού, θα μελετήσουμε τώρα την επίδραση των τιμών Φ_{B1} , Φ_{B2} στην τιμή της τάσης έναρξης V_{ON} . Θα κρατήσουμε σταθερό τον συντελεστή ιδεατότητας ($n=1$) και για τις δύο επαφές μετάλλου-ημιαγωγού, και έχοντας σταθερό το ένα από τα δύο φράγματα δυναμικού θα μεταβάλλουμε την τιμή του δεύτερου. Ας ξεκινήσουμε μεταβάλλοντας το Φ_{B2} , κρατώντας το Φ_{B1} σταθερό:



Εικόνα 3.23: Επίδραση της μεταβολής του Φ_{B2} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα




Εικόνα 3.24: Επίδραση της μεταβολής του Φ_{B2} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε γραμμική κλίμακα




Εικόνα 3.25: Μεταβολή της τάσης έναρξης V_{ON} συναρτήσει του φράγματος δυναμικού Φ_{B2}

Παρατηρούμε ότι η αύξηση του Φ_{B2} φέρνει μείωση της V_{ON} . Όπως είναι λογικό μία επαφή μετάλλου-ημιαγωγού με μεγαλύτερο φράγμα δυναμικού Schottky έχει μικρότερο ρεύμα ανάστροφης πόλωσης. Λόγω της μείωσης του ρεύματος ανάστροφης πόλωσης, το σταθερό κομμάτι της γραφικής βρίσκεται πιο κοντά στον άξονα x και κατά συνέπεια τέμνει «νωρίτερα» την γραφική της ορθά πολωμένης διόδου μειώνοντας το εύρος τιμών τάσης για το οποίο βρισκόμαστε στην περιοχή αποκοπής.


Όμοια και για την αντίστροφη περίπτωση, δηλαδή για σταθερό φράγμα Φ_{B2} και μεταβολή της τιμής του Φ_{B1} :



Εικόνα 3.26: Επίδραση της μεταβολής του Φ_{B1} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε γραμμική κλίμακα



Εικόνα 3.27: Επίδραση της μεταβολής του Φ_{B1} της επαφής μετάλλου-ημιαγωγού στην τιμή της τάσης έναρξης σε γραμμική κλίμακα




Εικόνα 3.28: Μεταβολή της τάσης έναρξης για διαφορετικές τιμές του Φ_{B1}

Γίνεται προφανές ότι με αύξηση της τιμής του φράγματος δυναμικού της ορθά πολωμένης διόδου για δεδομένη τιμή φράγματος δυναμικού της ανάστροφα πολωμένης διόδου η τιμή της τάσης V_{ON} αυξάνεται. Η αύξηση αυτή μειώνει την τιμή της πυκνότητας ρεύματος κορεσμού και μετατοπίζει προς τα δεξιά την έναρξη της


εκθετικής περιοχής της χαρακτηριστικής καμπύλης. Ως αποτέλεσμα, η καμπύλη της συγκεκριμένης διόδου συναντά αργότερα την καμπύλη της δεύτερης διόδου.

Μελέτη της επίδρασης του φράγματος δυναμικού της p-n επαφής στην τιμή της V_{ON}


Όμοια και πριν, κρατήσαμε σταθερό το Φ_{B2} και τον συντελεστή ιδεατότητας ίσο με $n=1$ για τις δύο επαφές και εξετάσαμε διαφορετικές περιπτώσεις φράγματος δυναμικού της p-n επαφής:



Εικόνα 3.29: Επίδραση της μεταβολής του V_{bi} της επαφής p-n στην τιμή της τάσης έναρξης σε λογαριθμική κλίμακα



Εικόνα 3.30: Επίδραση της μεταβολής του V_{bi} της επαφής p - n στην τιμή της τάσης έναρξης σε γραμμική κλίμακα



Εικόνα 3.31: Μεταβολή της τάσης έναρξης V_{ON} για διαφορετικές τιμές του φράγματος δυναμικού V_{bi} της επαφής p - n

Όπως ήταν αναμενόμενο, η τιμή της τάσης V_{ON} αυξάνεται και μάλιστα κατά 26%.

Σε γενικές γραμμές, συμπεραίνεται ότι οι συνδυασμοί υλικών με μεγαλύτερη διαφορά φραγμάτων δυναμικού, είτε πρόκειται για συνδυασμό μετάλλου-ημιαγωγού-μετάλλου είτε πρόκειται για συνδυασμό ημιαγωγού τύπου p-ημιαγωγού τύπου n-μετάλλου, οδηγούν σε αυξημένη διακριτότητα μεταξύ των δύο σταθμών ρεύματος και κατά συνέπεια σε μεγαλύτερη τιμή της τάσης έναρξης V_{ON} .

3.3 Επιλογή των κατάλληλων υλικών

Αφού ολοκληρώσαμε την μελέτη για την επίδραση όλων των απαραίτητων των παραμέτρων που καθορίζουν την μορφή των γραφικών και κατά συνέπεια στις τιμές των κρίσιμων σημείων (J_{ON} , J_{OFF} , V_{ON}) εξετάσαμε πιθανούς συνδυασμούς υλικών και προσπαθήσαμε να επιλέξουμε τον καταλληλότερο σύμφωνα με δύο κριτήρια. Το 1^ο κριτήριο, αφορά τον λόγο πυκνοτήτων ανάστροφων ρευμάτων των δύο διόδων, $\frac{J_{on}}{J_{off}}$, ο οποίος θέλουμε να είναι όσο το δυνατόν μεγαλύτερος ώστε να έχουμε πολύ ευδιάκριτες καταστάσεις αποκοπής και αγωγής. Το 2^ο κριτήριο, αφορά τον λόγο τάσεων $\frac{V_{on}}{V_{off}}$, ο οποίος θέλουμε να είναι όσο το δυνατόν μικρότερος γίνεται ώστε να έχουμε γρήγορη μετάβαση από την μία κατάσταση στην άλλη. Ο όρος V_{OFF} εισάγεται για πρώτη φορά στην παρούσα εργασία και περιγράφει μία θετική τιμή τάσης που αντιστοιχεί σε μία νοητή στάθμη ρεύματος J_{OFF} , κάτω από την οποία ορίζουμε ότι η διάταξη θα βρίσκεται σε κατάσταση αποκοπής. Η παράμετρος αυτή δεν έχει εξεταστεί μέχρι στιγμής, καθώς η τιμή της καθορίζεται με βάση κριτήρια που θέτουμε εμείς στο πλαίσιο της βέλτιστης απόδοσης της λογικής διάταξης.

Οι δύο λόγοι, $\frac{J_{on}}{J_{off}}$ και $\frac{V_{on}}{V_{off}}$, σχετίζονται μεταξύ τους και δεν μπορούμε να πετύχουμε κάτι ιδανικό και για τις δύο περιπτώσεις. Η μεγάλη αύξηση του πρώτου λόγου θα επηρεάσει αρνητικά τον δεύτερο διότι υποχρεωτικά θα έχουμε αύξηση της διαφοράς των V_{ON} , V_{OFF} ενώ η μεγάλη μείωση του δεύτερου λόγου δεν θα προσφέρει μεγάλη διαφορά μεταξύ των τιμών J_{ON} , J_{OFF} . Συνεπώς, διαπιστώσαμε ότι πρέπει να συμβιβαστούμε με μία λύση η οποία θα εξυπηρετεί τους στόχους μας.

Στην ανάλυση που ακολουθεί θέσαμε ως στόχους την επίτευξη συγκεκριμένων τιμών του λόγου $\frac{J_{on}}{J_{off}}$. Οι τρεις τιμές που ορίσαμε είναι $\frac{J_{on}}{J_{off}} = 10^2, 10^3$ και 10^4 . Για τις συγκεκριμένες τιμές, εξασφάλισαμε ότι η λογική διάταξη θα επιτυγχάνει σαφή διαχωρισμό μεταξύ των δύο καταστάσεων λειτουργίας της (αγωγής και αποκοπής) επιτρέποντάς της να παρουσιάζει αποδοτική και σταθερή διακοπτική συμπεριφορά. Η ιδιότητα αυτή είναι καθοριστικής σημασίας για την πιθανή αξιοποίηση της διάταξης στον σχεδιασμό λογικών πυλών, όπου απαιτείται αξιοπιστία και ακρίβεια.

Για κάθε ένα από τα τρία κέρδη μελετήσαμε τα κρίσιμα σημεία κάθε συνδυασμού υλικών, για τρεις διαφορετικές τιμές του συντελεστή ιδεατότητας.

Για τον υπολογισμό των κρίσιμων σημείων κάθε συνδυασμού επιλέξαμε να θεωρήσουμε ως δεδομένο την τιμή πυκνότητας ρεύματος αγωγής J_{ON} και κατά συνέπεια την τιμή τάσης έναρξης V_{ON} . Ως αποτέλεσμα, η τιμή J_{OFF} προέκυπτε με

τέτοιο τρόπο ώστε να ικανοποιείται ο εκάστοτε στόχος $\frac{J_{on}}{J_{off}}$. Τέλος, ακολουθώντας την καμπύλη της ορθά πολωμένης διόδου η τάση που αντιστοιχούσε στην τιμή πυκνότητας ρεύματος αποκοπής, οριζόταν ως τάση αποκοπής V_{OFF} .

Ο συντελεστής ιδεατότητας που χρησιμοποιήθηκε στην μελέτη είναι αυτός της ορθά πολωμένης επαφής, n_1 . Αποδείξαμε προηγουμένως ότι ο συντελεστής ιδεατότητας της ανάστροφα πολωμένης επαφής οποιουδήποτε συνδυασμού υλικών στη λογική διάταξη δεν επηρεάζει την τιμή κανενός από τα κρίσιμα σημεία. Αντίθετα, η τιμή του συντελεστής ιδεατότητας n_1 της ορθά πολωμένης επαφής επηρεάζει άμεσα την τιμή της τάσης έναρξης.

Πραγματοποιήσαμε μετρήσεις για τρία πιθανά σενάρια συνδυασμών:

- Δίοδος Schottky με δίοδο Schottky
- Δίοδος pn με $V_{bi} = 0.57$ V με δίοδο Schottky
- Δίοδος pn με $V_{bi} = 0.81$ V με δίοδο Schottky

Οι τιμές των V_{bi} των δύο pn διόδων προέκυψαν με το ακόλουθο σκεπτικό:

Εφόσον γνωρίζουμε ότι για μία p-n δίοδο πυριτίου σε [26] οι τιμές των συγκεντρώσεων προσμίξεων δοτών N_d και αποδεκτών N_a κυμαίνονται από 10^{15} έως 10^{18} cm⁻³ και ότι σε θερμοκρασία δωματίου $T=300$ K η τιμή της ενδογενούς συγκέντρωσης πυριτίου ισούται με $n_i = 1.5 \cdot 10^{10}$ cm⁻³. Επιλέξαμε να χρησιμοποιήσουμε για την μία δίοδο τις ελάχιστες τιμές προσμίξεων, ώστε να προκύψει η ελάχιστη τιμή φράγματος δυναμικού και για την δεύτερη δίοδο τις μέγιστες, ώστε να προκύψει η μέγιστη τιμή φράγματος δυναμικού. Τα αποτελέσματα ήταν $V_{bi} = 0.57$ V και $V_{bi} = 0.81$ V αντίστοιχα.

1η Περίπτωση: $\frac{J_{on}}{J_{off}} = 100$

Συνδυασμοί μετάλλων με n-type πυρίτιο για τρεις διαφορετικούς συντελεστές ιδεατότητας:

Συντελεστής Ιδεατότητας	Μέταλλο- Fb1(eV)	Ημιαγωγός	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1	Χρυσός- 0,83	n-Si	Βολφράμιο- 0.66	8,32E-05	0,17	8,32E-07	0,05	1E+02	3,40
n=1	Χαλκός- 0,8	n-Si	Βολφράμιο- 0.66	8,32E-05	0,14	8,32E-07	0,03	1E+02	4,67
n=1	Πλατίνα- 0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,3	8,46E-06	0,18	1E+02	1,67
n=1	Πλατίνα- 0.9	n-Si	Βολφράμιο- 0.66	8,32E-05	0,24	8,32E-07	0,12	1E+02	2,00
n=1	Πλατίνα- 0.9	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,21	2,61E-07	0,09	1E+02	2,33
n=1	Πλατίνα- 0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,16	3,71E-08	0,05	1E+02	3,20
n=1	Αλουμίνιο- 0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,21	8,46E-06	0,09	1E+02	2,33
n=1	Αλουμίνιο- 0.81	n-Si	Βολφράμιο- 0.66	8,32E-05	0,15	8,32E-07	0,04	1E+02	3,75

n=1	Αλουμίνιο-0.81	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,12	2,61E-07	0,02	1E+02	6,00
------------	----------------	------	------------------	----------	------	----------	------	-------	------

Πίνακας 3.1: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=100$ και $n=1$

Συντελεστής Ιδεατότητας	Μέταλλο-Fb1(eV)	Ημιαγωγός	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=1,5	Χρυσός-0,83	n-Si	Βολφράμιο-0.66	8,32E-05	0,25	8,32E-07	0,08	1E+02	3,13
n=1,5	Χαλκός-0,8	n-Si	Βολφράμιο-0.66	8,32E-05	0,21	8,32E-07	0,05	1E+02	4,20
n=1,5	Πλατίνα-0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,45	8,46E-06	0,27	1E+02	1,67
n=1,5	Πλατίνα-0.9	n-Si	Βολφράμιο-0.66	8,32E-05	0,36	8,32E-07	0,18	1E+02	2,00
n=1,5	Πλατίνα-0.9	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,31	2,61E-07	0,14	1E+02	2,21
n=1,5	Πλατίνα-0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,24	3,71E-08	0,07	1E+02	3,43
n=1,5	Αλουμίνιο-0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,31	8,46E-06	0,14	1E+02	2,21
n=1,5	Αλουμίνιο-0.81	n-Si	Βολφράμιο-0.66	8,32E-05	0,22	8,32E-07	0,06	1E+02	3,67
n=1,5	Αλουμίνιο-0.81	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,18	2,61E-07	0,03	1E+02	6,00

Πίνακας 3.2: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=100$ και $n=1.5$

Συντελεστής Ιδεατότητας	Μέταλλο-Fb1(eV)	Ημιαγωγός	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=2	Χρυσός-0,83	n-Si	Βολφράμιο-0.66	8,32E-05	0,34	8,32E-07	0,11	1E+02	3,09
n=2	Χαλκός-0,8	n-Si	Βολφράμιο-0.66	8,32E-05	0,28	8,32E-07	0,06	1E+02	4,67
n=2	Πλατίνα-0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,6	8,46E-06	0,36	1E+02	1,67
n=2	Πλατίνα-0.9	n-Si	Βολφράμιο-0.66	8,32E-05	0,48	8,32E-07	0,24	1E+02	2,00
n=2	Πλατίνα-0.9	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,42	2,61E-07	0,18	1E+02	2,33
n=2	Πλατίνα-0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,32	3,71E-08	0,09	1E+02	3,56
n=2	Αλουμίνιο-0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,42	8,46E-06	0,18	1E+02	2,33
n=2	Αλουμίνιο-0.81	n-Si	Βολφράμιο-0.66	8,32E-05	0,3	8,32E-07	0,08	1E+02	3,75
n=2	Αλουμίνιο-0.81	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,24	2,61E-07	0,04	1E+02	6,00

Πίνακας 3.3: Συνδυασμός διόδων Schottky για $J_{on}/J_{off}=100$ και $n=2$

Συνδυασμοί 1^{ης} PN διόδου πυριτίου με διαφορετικά μέταλλα :

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=1	0,57	Χρώμιο-0.6	8,46E-04	0,48	8,46E-06	0,36	1E+02	1,33

n=1	0,57	Βολφράμιο-0,66	8,32E-05	0,42	8,32E-07	0,3	1E+02	1,40
n=1	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,39	2,61E-07	0,27	1E+02	1,44
n=1	0,57	Νικέλιο-0,74	3,71E-06	0,34	3,71E-08	0,22	1E+02	1,55
n=1	0,57	Αλουμίνιο-0,81	2,51E-07	0,27	2,51E-09	0,15	1E+02	1,80
n=1	0,57	Χρυσός-0,83	1,16E-07	0,25	1,16E-09	0,13	1E+02	1,92
n=1	0,57	Πλατίνα-0,9	7,76E-09	0,18	7,76E-11	0,06	1E+02	3,00

Πίνακας 3.4: Συνδυασμός της I^{ns} pn διόδου με μέταλλα για $J_{on}/J_{off} = 100$ και $n=1$

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	J_{on} (A/cm ²)	V_{on} (V)	J_{off} (A/cm ²)	V_{off} (V)	J_{on}/J_{off}	V_{on}/V_{off}
n=1,5	0,57	Χρώμιο-0.6	8,46E-04	0,72	8,46E-06	0,54	1E+02	1,33
n=1,5	0,57	Βολφράμιο-0,66	8,32E-05	0,62	8,32E-07	0,45	1E+02	1,38
n=1,5	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,58	2,61E-07	0,4	1E+02	1,45
n=1,5	0,57	Νικέλιο-0,74	3,71E-06	0,5	3,71E-08	0,33	1E+02	1,52
n=1,5	0,57	Αλουμίνιο-0,81	2,51E-07	0,4	2,51E-09	0,22	1E+02	1,82
n=1,5	0,57	Χρυσός-0,83	1,16E-07	0,37	1,16E-09	0,19	1E+02	1,95
n=1,5	0,57	Πλατίνα-0,9	7,76E-09	0,26	7,76E-11	0,09	1E+02	2,89

Πίνακας 3.5: Συνδυασμός της I^{ns} pn διόδου με μέταλλα για $J_{on}/J_{off} = 100$ και $n=1.5$

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	J_{on} (A/cm ²)	V_{on} (V)	J_{off} (A/cm ²)	V_{off} (V)	J_{on}/J_{off}	V_{on}/V_{off}
n=2	0,57	Χρώμιο-0.6	8,46E-04	0,95	8,46E-06	0,71	1E+02	1,34
n=2	0,57	Βολφράμιο-0,66	8,32E-05	0,83	8,32E-07	0,59	1E+02	1,41
n=2	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,77	2,61E-07	0,53	1E+02	1,45
n=2	0,57	Νικέλιο-0,74	3,71E-06	0,67	3,71E-08	0,43	1E+02	1,56
n=2	0,57	Αλουμίνιο-0,81	2,51E-07	0,53	2,51E-09	0,29	1E+02	1,83
n=2	0,57	Χρυσός-0,83	1,16E-07	0,49	1,16E-09	0,25	1E+02	1,96
n=2	0,57	Πλατίνα-0,9	7,76E-09	0,35	7,76E-11	0,12	1E+02	2,92

Πίνακας 3.6: Συνδυασμός της I^{ns} pn διόδου με μέταλλα για $J_{on}/J_{off} = 100$ και $n=2$

Συνδυασμοί 2^{ns} PN διόδου πυριτίου με διαφορετικά μέταλλα :

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1	0,81	Χρώμιο-0.6	8,46E-04	0,59	8,46E-06	0,48	1E+02	1,23
n=1	0,81	Βολφράμιο- 0,66	8,32E-05	0,53	8,32E-07	0,42	1E+02	1,26
n=1	0,81	Μολυβδαίνιο- 0,69	2,61E-05	0,5	2,61E-07	0,39	1E+02	1,28
n=1	0,81	Νικέλιο-0,74	3,71E-06	0,45	3,71E-08	0,34	1E+02	1,32
n=1	0,81	Αλουμίνιο- 0,81	2,51E-07	0,38	2,51E-09	0,27	1E+02	1,41
n=1	0,81	Χρυσός-0,83	1,16E-07	0,36	1,16E-09	0,25	1E+02	1,44
n=1	0,81	Πλατίνα-0,9	7,76E-09	0,29	7,76E-11	0,18	1E+02	1,61

Πίνακας 3.7: Συνδυασμός της 2^{ης} ρη διόδου με μέταλλα για Jon/Joff=100 και n=1

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1,5	0,81	Χρώμιο-0.6	8,46E-04	0,89	8,46E-06	0,72	1E+02	1,24
n=1,5	0,81	Βολφράμιο- 0,66	8,32E-05	0,8	8,32E-07	0,62	1E+02	1,29
n=1,5	0,81	Μολυβδαίνιο- 0,69	2,61E-05	0,76	2,61E-07	0,58	1E+02	1,31
n=1,5	0,81	Νικέλιο-0,74	3,71E-06	0,68	3,71E-08	0,5	1E+02	1,36
n=1,5	0,81	Αλουμίνιο- 0,81	2,51E-07	0,58	2,51E-09	0,4	1E+02	1,45
n=1,5	0,81	Χρυσός-0,83	1,16E-07	0,55	1,16E-09	0,37	1E+02	1,49
n=1,5	0,81	Πλατίνα-0,9	7,76E-09	0,44	7,76E-11	0,27	1E+02	1,63

Πίνακας 3.8: Συνδυασμός της 2^{ης} ρη διόδου με μέταλλα για Jon/Joff=100 και n=1.5

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/Voff
n=2	0,81	Χρώμιο-0.6	8,46E-04	1,19	8,46E-06	0,95	1E+02	1,25
n=2	0,81	Βολφράμιο- 0,66	8,32E-05	1,07	8,32E-07	0,83	1E+02	1,29
n=2	0,81	Μολυβδαίνιο- 0,69	2,61E-05	1,01	2,61E-07	0,77	1E+02	1,31
n=2	0,81	Νικέλιο-0,74	3,71E-06	0,91	3,71E-08	0,67	1E+02	1,36
n=2	0,81	Αλουμίνιο- 0,81	2,51E-07	0,77	2,51E-09	0,53	1E+02	1,45
n=2	0,81	Χρυσός-0,83	1,16E-07	0,73	1,16E-09	0,49	1E+02	1,49
n=2	0,81	Πλατίνα-0,9	7,76E-09	0,59	7,76E-11	0,35	1E+02	1,69

Πίνακας 3.9: Συνδυασμός της 2^{ης} ρη διόδου με μέταλλα για Jon/Joff=100 και n=2

2η Περίπτωση: $\frac{Jon}{Joff} = 1000$

Συνδυασμός μετάλλων με n-type πυρίτιο:

Συντελεστής Ιδεατότητας	Μέταλλο- Fb1(eV)	Ημιαγωγός	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1	Χρυσός- 0,83	n-Si	Βολφράμιο- 0.66	8,32E-05	0,17	8,32E-08	0,03	1E+03	5,67
n=1	Χαλκός- 0,8	n-Si	Βολφράμιο- 0.66	8,32E-05	0,14	8,32E-08	0,01	1E+03	14,00
n=1	Πλατίνα- 0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,3	8,46E-07	0,12	1E+03	2,50
n=1	Πλατίνα- 0.9	n-Si	Βολφράμιο- 0.66	8,32E-05	0,24	8,32E-08	0,06	1E+03	4,00
n=1	Πλατίνα- 0.9	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,21	2,61E-08	0,04	1E+03	5,25
n=1	Πλατίνα- 0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,16	3,71E-09	0,01	1E+03	16,00
n=1	Αλουμίνιο- 0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,21	8,46E-07	0,04	1E+03	5,25
n=1	Αλουμίνιο- 0.81	n-Si	Βολφράμιο- 0.66	8,32E-05	0,15	8,32E-08	0,01	1E+03	15,00
n=1	Αλουμίνιο- 0.81	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,12	2,61E-08	0,003	1E+03	40,00

Πίνακας 3.10: Συνδυασμός διόδων Schottky για $Jon/Joff = 1000$ και $n=1$

Συντελεστής Ιδεατότητας	Μέταλλο- Fb1(eV)	Ημιαγωγός	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1,5	Χρυσός- 0,83	n-Si	Βολφράμιο- 0.66	8,32E-05	0,26	8,32E-08	0,02	1E+03	13,00
n=1,5	Χαλκός- 0,8	n-Si	Βολφράμιο- 0.66	8,32E-05	0,21	8,32E-08	0,01	1E+03	21,00
n=1,5	Πλατίνα- 0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,45	8,46E-07	0,18	1E+03	2,50
n=1,5	Πλατίνα- 0.9	n-Si	Βολφράμιο- 0.66	8,32E-05	0,36	8,32E-08	0,1	1E+03	3,60
n=1,5	Πλατίνα- 0.9	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,31	2,61E-08	0,06	1E+03	5,17
n=1,5	Πλατίνα- 0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,24	3,71E-09	0,02	1E+03	12,00
n=1,5	Αλουμίνιο- 0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,31	8,46E-07	0,06	1E+03	5,17
n=1,5	Αλουμίνιο- 0.81	n-Si	Βολφράμιο- 0.66	8,32E-05	0,22	8,32E-08	0,01	1E+03	22,00
n=1,5	Αλουμίνιο- 0.81	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,18	2,61E-08	0,004	1E+03	45,00

Πίνακας 3.11: Συνδυασμός διόδων Schottky για $Jon/Joff = 1000$ και $n=1.5$

Συντελεστής Ιδεατότητας	Μέταλλο- Fb1(eV)	Ημιαγωγός	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=2	Χρυσός- 0,83	n-Si	Βολφράμιο- 0.66	8,32E-05	0,34	8,32E-08	0,03	1E+03	11,33
n=2	Χαλκός- 0,8	n-Si	Βολφράμιο- 0.66	8,32E-05	0,28	8,32E-08	0,01	1E+03	28,00
n=2	Πλατίνα- 0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,6	8,46E-07	0,24	1E+03	2,50
n=2	Πλατίνα- 0.9	n-Si	Βολφράμιο- 0.66	8,32E-05	0,48	8,32E-08	0,13	1E+03	3,69
n=2	Πλατίνα- 0.9	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,42	2,61E-08	0,08	1E+03	5,25
n=2	Πλατίνα- 0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,32	3,71E-09	0,02	1E+03	16,00
n=2	Αλουμίνιο- 0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,42	8,46E-07	0,08	1E+03	5,25
n=2	Αλουμίνιο- 0.81	n-Si	Βολφράμιο- 0.66	8,32E-05	0,3	8,32E-08	0,01	1E+03	30,00
n=2	Αλουμίνιο- 0.81	n-Si	Μολυβδαίνιο- 0.69	2,61E-05	0,24	2,61E-08	0,01	1E+03	24,00

Πίνακας 3.12: Συνδυασμός διόδων Schottky για $Jon/Joff = 1000$ και $n=2$

Συνδυασμοί 1^{ης} PN διόδου πυριτίου με διαφορετικά μέταλλα :

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1	0,57	Χρώμιο-0.6	8,46E-04	0,48	8,46E-07	0,3	1E+03	1,60
n=1	0,57	Βολφράμιο- 0,66	8,32E-05	0,42	8,32E-08	0,24	1E+03	1,75
n=1	0,57	Μολυβδαίνιο- 0,69	2,61E-05	0,39	2,61E-08	0,21	1E+03	1,86
n=1	0,57	Νικέλιο-0,74	3,71E-06	0,34	3,71E-09	0,16	1E+03	2,13
n=1	0,57	Αλουμίνιο- 0,81	2,51E-07	0,27	2,51E-10	0,09	1E+03	3,00
n=1	0,57	Χρυσός-0,83	1,16E-07	0,25	1,16E-10	0,07	1E+03	3,57
n=1	0,57	Πλατίνα-0,9	7,76E-09	0,18	7,76E-12	0,002	1E+03	90,00

Πίνακας 3.13: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $Jon/Joff = 1000$ και $n=1$

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1,5	0,57	Χρώμιο-0.6	8,46E-04	0,72	8,46E-07	0,45	1E+03	1,60
n=1,5	0,57	Βολφράμιο- 0,66	8,32E-05	0,62	8,32E-08	0,36	1E+03	1,72

n=1,5	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,58	2,61E-08	0,31	1E+03	1,87
n=1,5	0,57	Νικέλιο-0,74	3,71E-06	0,5	3,71E-09	0,24	1E+03	2,08
n=1,5	0,57	Αλουμίνιο-0,81	2,51E-07	0,4	2,51E-10	0,13	1E+03	3,08
n=1,5	0,57	Χρυσός-0,83	1,16E-07	0,37	1,16E-10	0,1	1E+03	3,70
n=1,5	0,57	Πλατίνα-0,9	7,76E-09	0,26	7,76E-12	0,02	1E+03	13,00

Πίνακας 3.14: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off} = 1000$ και $n=1.5$

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=2	0,57	Χρώμιο-0.6	8,46E-04	0,95	8,46E-07	0,79	1E+03	1,20
n=2	0,57	Βολφράμιο-0,66	8,32E-05	0,83	8,32E-08	0,47	1E+03	1,77
n=2	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,77	2,61E-08	0,41	1E+03	1,88
n=2	0,57	Νικέλιο-0,74	3,71E-06	0,67	3,71E-09	0,31	1E+03	2,16
n=2	0,57	Αλουμίνιο-0,81	2,51E-07	0,53	2,51E-10	0,18	1E+03	2,94
n=2	0,57	Χρυσός-0,83	1,16E-07	0,49	1,16E-10	0,14	1E+03	3,50
n=2	0,57	Πλατίνα-0,9	7,76E-09	0,35	7,76E-12	0,03	1E+03	11,67

Πίνακας 3.15: Συνδυασμός της 1^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off} = 1000$ και $n=2$

Συνδυασμοί 2^{ης} PN διόδου πυριτίου με διαφορετικά μέταλλα :

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=1	0,81	Χρώμιο-0.6	8,46E-04	0,59	8,46E-07	0,42	1E+03	1,40
n=1	0,81	Βολφράμιο-0,66	8,32E-05	0,53	8,32E-08	0,36	1E+03	1,47
n=1	0,81	Μολυβδαίνιο-0,69	2,61E-05	0,5	2,61E-08	0,33	1E+03	1,52
n=1	0,81	Νικέλιο-0,74	3,71E-06	0,45	3,71E-09	0,28	1E+03	1,61
n=1	0,81	Αλουμίνιο-0,81	2,51E-07	0,38	2,51E-10	0,21	1E+03	1,81
n=1	0,81	Χρυσός-0,83	1,16E-07	0,36	1,16E-10	0,19	1E+03	1,89
n=1	0,81	Πλατίνα-0,9	7,76E-09	0,29	7,76E-12	0,12	1E+03	2,42

Πίνακας 3.16: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για $J_{on}/J_{off}=1000$ και $n=1$

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=1,5	0,81	Χρώμιο-0.6	8,46E-04	0,89	8,46E-07	0,62	1E+03	1,44

n=1,5	0,81	Βολφράμιο-0,66	8,32E-05	0,8	8,32E-08	0,53	1E+03	1,51
n=1,5	0,81	Μολυβδαίνιο-0,69	2,61E-05	0,76	2,61E-08	0,49	1E+03	1,55
n=1,5	0,81	Νικέλιο-0,74	3,71E-06	0,68	3,71E-09	0,41	1E+03	1,66
n=1,5	0,81	Αλουμίνιο-0,81	2,51E-07	0,58	2,51E-10	0,31	1E+03	1,87
n=1,5	0,81	Χρυσός-0,83	1,16E-07	0,55	1,16E-10	0,28	1E+03	1,96
n=1,5	0,81	Πλατίνα-0,9	7,76E-09	0,44	7,76E-12	0,18	1E+03	2,44

Πίνακας 3.17: Συνδυασμός της 2^{ης} ρη διόδου με μέταλλα για Jon/Joff=1000 και n=1.5

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο-Fb2(eV)	Jon (A/cm^2)	Von (V)	Joff (A/cm^2)	Voff (V)	Jon/Joff	Von/Voff
n=2	0,81	Χρώμιο-0.6	8,46E-04	1,19	8,46E-07	0,83	1E+03	1,43
n=2	0,81	Βολφράμιο-0,66	8,32E-05	1,07	8,32E-08	0,71	1E+03	1,51
n=2	0,81	Μολυβδαίνιο-0,69	2,61E-05	1,01	2,61E-08	0,65	1E+03	1,55
n=2	0,81	Νικέλιο-0,74	3,71E-06	0,91	3,71E-09	0,55	1E+03	1,65
n=2	0,81	Αλουμίνιο-0,81	2,51E-07	0,77	2,51E-10	0,41	1E+03	1,88
n=2	0,81	Χρυσός-0,83	1,16E-07	0,73	1,16E-10	0,37	1E+03	1,97
n=2	0,81	Πλατίνα-0,9	7,76E-09	0,59	7,76E-12	0,23	1E+03	2,57

Πίνακας 3.18: Συνδυασμός της 2^{ης} ρη διόδου με μέταλλα για Jon/Joff=1000 και n=2

3η Περίπτωση: $\frac{Jon}{Joff} = 10.000$

Συνδυασμός μετάλλων με n-type πυρίτιο:

Συντελεστής Ιδεατότητας	Μέταλλο-Fb1(eV)	Ημιαγωγός	Μέταλλο-Fb2(eV)	Jon (A/cm^2)	Von (V)	Joff (A/cm^2)	Voff (V)	Jon/Joff	Von/Voff
n=1	Χρυσός-0,83	n-Si	Βολφράμιο-0.66	8,32E-05	0,17	8,32E-09	0,002	1E+04	85
n=1	Χαλκός-0,8	n-Si	Βολφράμιο-0.66	8,32E-05	0,14	8,32E-09	0,001	1E+04	140
n=1	Πλατίνα-0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,3	8,46E-08	0,06	1E+04	5
n=1	Πλατίνα-0.9	n-Si	Βολφράμιο-0.66	8,32E-05	0,24	8,32E-09	0,02	1E+04	12
n=1	Πλατίνα-0.9	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,21	2,61E-09	0,01	1E+04	21
n=1	Πλατίνα-0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,16	3,71E-10	0,001	1E+04	160
n=1	Αλουμίνιο-0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,21	8,46E-08	0,01	1E+04	21
n=1	Αλουμίνιο-0.81	n-Si	Βολφράμιο-0.66	8,32E-05	0,15	8,32E-09	0,001	1E+04	150

n=1	Αλουμίνιο-0.81	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,12	2,61E-09	0,0002	1E+04	600
------------	----------------	------	------------------	----------	------	----------	--------	-------	-----

Πίνακας 3.19: Συνδυασμός διόδων Schottky για $J_{on}/J_{off} = 10.000$ και $n=1$

Συντελεστής Ιδεατότητας	Μέταλλο-Fb1(eV)	Ημιαγωγός	Μέταλλο-Fb2(eV)	J_{on} (A/cm ²)	V_{on} (V)	J_{off} (A/cm ²)	V_{off} (V)	J_{on}/J_{off}	V_{on}/V_{off}
n=1,5	Χρυσός-0,83	n-Si	Βολφράμιο-0.66	8,32E-05	0,26	8,32E-09	0,003	1E+04	87
n=1,5	Χαλκός-0,8	n-Si	Βολφράμιο-0.66	8,32E-05	0,21	8,32E-09	0,001	1E+04	210
n=1,5	Πλατίνα-0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,45	8,46E-08	0,1	1E+04	5
n=1,5	Πλατίνα-0.9	n-Si	Βολφράμιο-0.66	8,32E-05	0,36	8,32E-09	0,03	1E+04	12
n=1,5	Πλατίνα-0.9	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,31	2,61E-09	0,01	1E+04	31
n=1,5	Πλατίνα-0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,24	3,71E-10	0,002	1E+04	120
n=1,5	Αλουμίνιο-0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,31	8,46E-08	0,01	1E+04	31
n=1,5	Αλουμίνιο-0.81	n-Si	Βολφράμιο-0.66	8,32E-05	0,22	8,32E-09	0,01	1E+04	22
n=1,5	Αλουμίνιο-0.81	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,18	2,61E-09	0,0003	1E+04	600

Πίνακας 3.20: Συνδυασμός διόδων Schottky για $J_{on}/J_{off} = 10.000$ και $n=1.5$

Συντελεστής Ιδεατότητας	Μέταλλο-Fb1(eV)	Ημιαγωγός	Μέταλλο-Fb2(eV)	J_{on} (A/cm ²)	V_{on} (V)	J_{off} (A/cm ²)	V_{off} (V)	J_{on}/J_{off}	V_{on}/V_{off}
n=2	Χρυσός-0,83	n-Si	Βολφράμιο-0.66	8,32E-05	0,34	8,32E-09	0,004	1E+04	85
n=2	Χαλκός-0,8	n-Si	Βολφράμιο-0.66	8,32E-05	0,28	8,32E-09	0,001	1E+04	280
n=2	Πλατίνα-0.9	n-Si	Χρώμιο-0.6	8,46E-04	0,6	8,46E-08	0,13	1E+04	5
n=2	Πλατίνα-0.9	n-Si	Βολφράμιο-0.66	8,32E-05	0,48	8,32E-09	0,04	1E+04	12
n=2	Πλατίνα-0.9	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,42	2,61E-09	0,01	1E+04	42
n=2	Πλατίνα-0.9	n-Si	Νικέλιο-0.74	3,71E-06	0,32	3,71E-10	0,003	1E+04	107
n=2	Αλουμίνιο-0.81	n-Si	Τιτάνιο-0.6	8,46E-04	0,42	8,46E-08	0,01	1E+04	42
n=2	Αλουμίνιο-0.81	n-Si	Βολφράμιο-0.66	8,32E-05	0,3	8,32E-09	0,002	1E+04	150
n=2	Αλουμίνιο-0.81	n-Si	Μολυβδαίνιο-0.69	2,61E-05	0,24	2,61E-09	0,001	1E+04	240

Πίνακας 3.21: Συνδυασμός διόδων Schottky για $J_{on}/J_{off} = 10.000$ και $n=2$

Συνδυασμοί 1^{ης} PN διόδου πυριτίου με διαφορετικά μέταλλα :

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	J_{on} (A/cm ²)	V_{on} (V)	J_{off} (A/cm ²)	V_{off} (V)	J_{on}/J_{off}	V_{on}/V_{off}
-------------------------	--------------------------	-----------------	-------------------------------	--------------	--------------------------------	---------------	------------------	------------------

n=1	0,57	Χρώμιο-0.6	8,46E-04	0,48	8,46E-08	0,24	1E+04	2,00
n=1	0,57	Βολφράμιο-0,66	8,32E-05	0,42	8,32E-09	0,18	1E+04	2,33
n=1	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,39	2,61E-09	0,15	1E+04	2,60
n=1	0,57	Νικέλιο-0,74	3,71E-06	0,34	3,71E-10	0,1	1E+04	3,40
n=1	0,57	Αλουμίνιο-0,81	2,51E-07	0,27	2,51E-11	0,04	1E+04	6,75
n=1	0,57	Χρυσός-0,83	1,16E-07	0,25	1,16E-11	0,02	1E+04	12,50
n=1	0,57	Πλατίνα-0,9	7,76E-09	0,18	7,76E-13	0,002	1E+04	90,00

Πίνακας 3.22: Συνδυασμός της 1^{ης} ρη διόδου με μέταλλα για $J_{on}/J_{off} = 10.000$ και $n=1$

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=1,5	0,57	Χρώμιο-0.6	8,46E-04	0,71	8,46E-08	0,36	1E+04	1,97
n=1,5	0,57	Βολφράμιο-0,66	8,32E-05	0,62	8,32E-09	0,27	1E+04	2,30
n=1,5	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,58	2,61E-09	0,22	1E+04	2,64
n=1,5	0,57	Νικέλιο-0,74	3,71E-06	0,5	3,71E-10	0,15	1E+04	3,33
n=1,5	0,57	Αλουμίνιο-0,81	2,51E-07	0,4	2,51E-11	0,05	1E+04	8,00
n=1,5	0,57	Χρυσός-0,83	1,16E-07	0,37	1,16E-11	0,03	1E+04	12,33
n=1,5	0,57	Πλατίνα-0,9	7,76E-09	0,26	7,76E-13	0,003	1E+04	86,67

Πίνακας 3.23: Συνδυασμός της 1^{ης} ρη διόδου με μέταλλα για $J_{on}/J_{off} = 10.000$ και $n=1.5$

Συντελεστής Ιδεατότητας	PN-Si δίοδος $V_{bi}(V)$	Μέταλλο-Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/Joff	Von/Voff
n=2	0,57	Χρώμιο-0.6	8,46E-04	0,95	8,46E-08	0,48	1E+04	1,98
n=2	0,57	Βολφράμιο-0,66	8,32E-05	0,83	8,32E-09	0,36	1E+04	2,31
n=2	0,57	Μολυβδαίνιο-0,69	2,61E-05	0,77	2,61E-09	0,3	1E+04	2,57
n=2	0,57	Νικέλιο-0,74	3,71E-06	0,67	3,71E-10	0,2	1E+04	3,35
n=2	0,57	Αλουμίνιο-0,81	2,51E-07	0,53	2,51E-11	0,071	1E+04	7,46
n=2	0,57	Χρυσός-0,83	1,16E-07	0,49	1,16E-11	0,04	1E+04	12,25
n=2	0,57	Πλατίνα-0,9	7,76E-09	0,35	7,76E-13	0,005	1E+04	70,00

Πίνακας 3.24: Συνδυασμός της 1^{ης} ρη διόδου με μέταλλα για $J_{on}/J_{off} = 10.000$ και $n=2$

Συνδυασμοί 2^{ης} PN διόδου πυριτίου με διαφορετικά μέταλλα :

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1	0,81	Χρώμιο-0.6	8,46E-04	0,59	8,46E-08	0,36	1E+04	1,64
n=1	0,81	Βολφράμιο- 0,66	8,32E-05	0,53	8,32E-09	0,3	1E+04	1,77
n=1	0,81	Μολυβδαίνιο- 0,69	2,61E-05	0,5	2,61E-09	0,27	1E+04	1,85
n=1	0,81	Νικέλιο-0,74	3,71E-06	0,45	3,71E-10	0,22	1E+04	2,05
n=1	0,81	Αλουμίνιο- 0,81	2,51E-07	0,38	2,51E-11	0,15	1E+04	2,53
n=1	0,81	Χρυσός-0,83	1,16E-07	0,36	1,16E-11	0,13	1E+04	2,77
n=1	0,81	Πλατίνα-0,9	7,76E-09	0,29	7,76E-13	0,06	1E+04	4,83

Πίνακας 3.25: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για Jon/Joff=10.000 και n=1

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=1,5	0,81	Χρώμιο-0.6	8,46E-04	0,89	8,46E-08	0,53	1E+04	1,68
n=1,5	0,81	Βολφράμιο- 0,66	8,32E-05	0,8	8,32E-09	0,44	1E+04	1,82
n=1,5	0,81	Μολυβδαίνιο- 0,69	2,61E-05	0,76	2,61E-09	0,4	1E+04	1,90
n=1,5	0,81	Νικέλιο-0,74	3,71E-06	0,68	3,71E-10	0,32	1E+04	2,13
n=1,5	0,81	Αλουμίνιο- 0,81	2,51E-07	0,58	2,51E-11	0,22	1E+04	2,64
n=1,5	0,81	Χρυσός-0,83	1,16E-07	0,55	1,16E-11	0,19	1E+04	2,89
n=1,5	0,81	Πλατίνα-0,9	7,76E-09	0,44	7,76E-13	0,09	1E+04	4,89


Πίνακας 3.26: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για Jon/Joff=10.000 και n=1.5

Συντελεστής Ιδεατότητας	PN-Si δίοδος Vbi(V)	Μέταλλο- Fb2(eV)	Jon (A/cm ²)	Von (V)	Joff (A/cm ²)	Voff (V)	Jon/ Joff	Von/ Voff
n=2	0,81	Χρώμιο-0.6	8,46E-04	1,19	8,46E-08	0,71	1E+04	1,68
n=2	0,81	Βολφράμιο- 0,66	8,32E-05	1,07	8,32E-09	0,59	1E+04	1,81
n=2	0,81	Μολυβδαίνιο- 0,69	2,61E-05	1,01	2,61E-09	0,53	1E+04	1,91
n=2	0,81	Νικέλιο-0,74	3,71E-06	0,91	3,71E-10	0,43	1E+04	2,12
n=2	0,81	Αλουμίνιο- 0,81	2,51E-07	0,77	2,51E-11	0,29	1E+04	2,66
n=2	0,81	Χρυσός-0,83	1,16E-07	0,73	1,16E-11	0,25	1E+04	2,92
n=2	0,81	Πλατίνα-0,9	7,76E-09	0,59	7,76E-13	0,12	1E+04	4,92


Πίνακας 3.27: Συνδυασμός της 2^{ης} pn διόδου με μέταλλα για Jon/Joff=10.000 και n=2

Μελετώντας τα αποτελέσματα των παραπάνω μετρήσεων, πραγματοποιήσαμε ορισμένες παρατηρήσεις:


1. Σε κάθε πίνακα, ανεξαρτήτως του είδους των υλικών, του κέρδους και του συντελεστή ιδεατότητας, η μικρότερη, άρα και καλύτερη, τιμή του λόγου $\frac{V_{on}}{V_{off}}$ προέρχεται από τον συνδυασμό υλικών με τη μεγαλύτερη διαφορά φραγμάτων δυναμικού. Πιο συγκεκριμένα, για τους πίνακες συνδυασμών μετάλλων με ημιαγωγό, ο καλύτερος συνδυασμός είναι αυτός της Πλατίνας με n-τύπου πυρίτιο και Χρώμιο. Στους πίνακες συνδυασμών PN-διόδων με μέταλλα, ο καλύτερος συνδυασμός είναι αυτός της δεύτερης PN-διόδου με το Χρώμιο διότι σχηματίζει το μικρότερο φράγμα δυναμικού από όλα τα μέταλλα που βρίσκονται στον πίνακα (ίσο με 0.6eV όπως και του Τιτάνιου). Ωστόσο, ακόμη και η περίπτωση της 1^{ης} διόδου PN, που έχει μικρότερο φράγμα δυναμικού από την δεύτερη, σε συνδυασμό με το Χρώμιο είναι κι αυτή πάρα πολύ αποδοτική.
2. Η επιλογή συνδυασμού επαφής PN με επαφή μετάλλου ημιαγωγού προσφέρει, σε όλες τις περιπτώσεις, πολύ πιο χαμηλές τιμές $\frac{V_{on}}{V_{off}}$ συγκριτικά με την επιλογή συνδυασμού μετάλλων με ημιαγωγό. Η πολύ πιο χαμηλή τιμή πυκνότητας ανάστροφου ρεύματος των διόδων PN, συγκριτικά με τις διόδους Schottky, είναι αυτή που οδηγεί σε αυτό το αποτέλεσμα αφού δημιουργεί πολύ μεγαλύτερο «χάσμα» ανάμεσα στις τιμές πυκνοτήτων ανάστροφου ρεύματος των δύο επαφών. Έτσι, η μεγαλύτερη κλίση του εκθετικού μέρους της γραφικής της ορθά πολωμένης pn διόδου επιτρέπει μία πιο σύντομη «διαδρομή» από την κατάσταση αποκοπής στην κατάσταση αγωγής συγκριτικά με μία δίοδο Schottky. Αυτό μπορεί να επαληθευθεί από τους παραπάνω πίνακες αφού ο «ιδανικότερος» συνδυασμός επαφών μετάλλων ημιαγωγού, Πλατίνα/n-Si/Χρώμιο, αποδίδει υπό τις πιο ευνοϊκές συνθήκες ($\frac{J_{on}}{J_{off}} = 100$ και n=1, Πίνακας 3.1) $\frac{V_{on}}{V_{off}} = 1.7$ ενώ ο συνδυασμός διόδου PN, με το μικρότερο φράγμα δυναμικού $V_{bi}=0.57V$, με μία επαφή n-Si/Αλουμινίου αποδίδει κάτω από τις ίδιες συνθήκες $\frac{V_{on}}{V_{off}} = 1.8$ σαν 5^η καλύτερη περίπτωση (Πίνακας 3.4):




Εικόνα 3.32: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον βέλτιστο συνδυασμό MSM: Πλατίνα/n-Si/Χρόμιο με $J_{on}/J_{off}=100$



Εικόνα 3.33: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον βέλτιστο συνδυασμό MSM: Πλατίνα/n-Si/Χρόμιο με $J_{on}/J_{off}=100$




Εικόνα 3.34: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον 5^ο καλύτερο συνδυασμό SSM: *p*-Si/*n*-Si/Αλουμίνιο με $J_{on}/J_{off}=100$




Εικόνα 3.35: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον 5^ο καλύτερο συνδυασμό SSM: p-Si/n-Si/Αλουμίνιο με $J_{on}/J_{off}=100$

3. Η μεταβολή της τιμής του $\frac{J_{on}}{J_{off}}$, για οποιονδήποτε συνδυασμό επαφών και για σταθερό συντελεστή ιδεατότητας, μεταβάλλει την τιμή του λόγου $\frac{V_{on}}{V_{off}}$. Για έναν δεδομένο συνδυασμό επαφών έχουμε ορίσει, ως αρχή, ότι η στάθμη πυκνότητας ρεύματος αγωγής J_{ON} , και κατά συνέπεια η τάση έναρξης V_{ON} , θα παραμένει σταθερή και για τις τρεις τιμές κέρδους $\frac{J_{on}}{J_{off}}$. Καταλαβαίνουμε, λοιπόν ότι οποιαδήποτε αλλαγή στην τιμή του λόγου ρευμάτων υπάρξει θα προκύψει από την μεταβολή της στάθμης πυκνότητας ρεύματος αποκοπής J_{OFF} και κατά συνέπεια από την μεταβολή της τάσης αποκοπής V_{OFF} . Ας δούμε ένα παράδειγμα από γραφικές παραστάσεις, σε λογαριθμική και γραμμική κλίμακα, για $n=1.5$ και $\frac{J_{on}}{J_{off}} = 100, 1.000$ και 10.000 του συνδυασμού Πλατίνας/n-Si/Βολφραμίου, Pt/n-Si/W, και του συνδυασμού pn-διόδου με το ίδιο μέταλλο, p-Si/n-Si/W, ώστε να καταλάβουμε καλύτερα πως ο ένας λόγος επηρεάζει τον άλλον.

Για $\frac{J_{on}}{J_{off}} = 100$:




Εικόνα 3.36: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.98$




Εικόνα 3.37: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.98$

Για $\frac{J_{on}}{J_{off}} = 1.000$:




Εικόνα 3.38: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{\text{on}}/J_{\text{off}}=1000$ και $V_{\text{on}}/V_{\text{off}}=3.77$




Εικόνα 3.39: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=1000$ και $V_{on}/V_{off}=3.77$

Για $\frac{J_{on}}{J_{off}} = 10.000$:




Εικόνα 3.40: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=12.74$




Εικόνα 3.41: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=12.67$

Για την περίπτωση συνδυασμού pn-διόδου με το ίδιο μέταλλο:

$$\frac{J_{on}}{J_{off}} = 100:$$




Εικόνα 3.42: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $J_{\text{on}}/J_{\text{off}}=100$ και $V_{\text{on}}/V_{\text{off}}=1.29$




Εικόνα 3.43: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=100$ και $V_{on}/V_{off}=1.29$

$$\frac{J_{on}}{J_{off}} = 1.000:$$




Εικόνα 3.44: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=1.000$ και $V_{on}/V_{off}=1.50$




Εικόνα 3.45: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $J_{on}/J_{off}=1.000$ και $V_{on}/V_{off}=1.50$

$$\frac{J_{on}}{J_{off}} = 10.000:$$




Εικόνα 3.46: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{\text{on}}/J_{\text{off}}=10.000$ και $V_{\text{on}}/V_{\text{off}}=1.80$



Εικόνα 3.47: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $J_{on}/J_{off}=10.000$ και $V_{on}/V_{off}=1.80$


Πράγματι, όπως φαίνεται από τα αποτελέσματα των παραπάνω γραφικών και για τις δύο περιπτώσεις, η μεταβολή του λόγου $\frac{J_{on}}{J_{off}}$ επηρεάζει άμεσα την τιμή του $\frac{V_{on}}{V_{off}}$. Πιο συγκεκριμένα, παρατηρήσαμε ότι η σχέση μεταξύ των δύο λόγων είναι ανάλογη και ότι λόγω της πολύ χαμηλότερης πυκνότητας ρεύματος ανάστροφης πόλωσης της pn επαφής, ο συνδυασμός p-Si/n-Si/W παρουσιάζει πολύ μικρότερη ευαισθησία στις αλλαγές του λόγου ρευμάτων συγκριτικά με τον συνδυασμό Pt/n-Si/W.




Εικόνα 3.48: Μεταβολή του λόγου τάσεων συναρτήσει του λόγου ρευμάτων, η πορτοκαλί γραφική αντιστοιχεί στον συνδυασμό p-Si/n-Si/W και η μπλε στον συνδυασμό Pt/n-Si/W

4. Η μεταβολή της τιμής του συντελεστή ιδεατότητας, για οποιονδήποτε συνδυασμό υλικών και για σταθερό λόγο $\frac{J_{on}}{J_{off}}$, επηρεάζει την διαφορά μεταξύ των τιμών V_{ON} και V_{OFF} . Η αύξηση του συντελεστή ιδεατότητας, όπως αποδείχθηκε στις γραφικές των εικόνων 3.2.2.7 και 3.2.2.8, οδηγεί σε μείωση της κλίσης του γραμμικού τμήματος της καμπύλης I-V στη λογαριθμική απεικόνιση, ή ισοδύναμα, σε μείωση της κλίσης του εκθετικού τμήματος στη γραμμική κλίμακα. Ως αποτέλεσμα, εάν για δεδομένο συνδυασμό επαφών αυξήσουμε τον συντελεστή ιδεατότητας της ορθά πολωμένης επαφής τότε η μείωση της κλίσης της καμπύλης θα προκαλέσει αύξηση της τιμής τάσης έναρξης V_{ON} και ταυτόχρονα, σε μικρότερο βαθμό, μείωση της τιμής τάσης αποκοπής. Συνεπώς, όσο αυξάνεται ο συντελεστής ιδεατότητας μπορεί να έχουμε καλύτερες (πιο μεγάλες) τιμές τάσης έναρξης και διακοπής, ωστόσο η μεγάλη μεταξύ τους διαφορά δεν είναι πάντα ευνοϊκή. Παρουσιάζουμε μερικές από τις περιπτώσεις


των καλύτερων συνδυασμών, έστω για $\frac{J_{on}}{J_{off}} = 100$, για την καλύτερη κατανόηση των παραπάνω:




Εικόνα 3.49: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1$ και $V_{on}/V_{off}=1.66$




Εικόνα 3.50: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1$ και $V_{on}/V_{off}=1.66$




Εικόνα 3.51: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1.5$ και $V_{\text{on}}/V_{\text{off}}=1.66$




Εικόνα 3.52: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=1.5$ και $V_{on}/V_{off}=1.66$




Εικόνα 3.53: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=2$ και $V_{\text{on}}/V_{\text{off}}=1.66$




Εικόνα 3.54: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό Pt/n-Si/Cr με $n=2$ και $V_{on}/V_{off}=1.66$




Εικόνα 3.55: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό p-Si/n-Si/W με $n=1$ και $V_{on}/V_{off}=1.4$




Εικόνα 3.56: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $n=1$ και $V_{on}/V_{off}=1.4$




Εικόνα 3.57: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $n=1.5$ και $V_{on}/V_{off}=1.41$




Εικόνα 3.58: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $n=1.5$ και $V_{on}/V_{off}=1.41$




Εικόνα 3.59: Λεπτομερής απεικόνιση, σε λογαριθμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $n=2$ και $V_{on}/V_{off}=1.40$



Εικόνα 3.60: Λεπτομερής απεικόνιση, σε γραμμική κλίμακα, της περιοχής μετάβασης για τον συνδυασμό $p\text{-Si}/n\text{-Si}/W$ με $n=2$ και $V_{on}/V_{off}=1.4$



Εικόνα 3.61: Μεταβολή του λόγου V_{on}/V_{off} συναρτήσει του συντελεστή ιδεατότητας για δύο διαφορετικούς συνδυασμούς και για δεδομένη τιμή του λόγου J_{on}/J_{off}



Εικόνα 3.62: Μεταβολή της διαφοράς των Von-Voff συναρτήσει του συντελεστή ιδεατότητας για δύο διαφορετικούς συνδυασμούς και για δεδομένη τιμή του λόγου J_{on}/J_{off}

Παρατηρήσαμε ότι και για το δύο συνδυασμούς διόδων, η τιμή του λόγου τάσεων παραμένει σταθερή και η τιμή της διαφοράς των δύο τάσεων αυξάνεται όσο αυξάνουμε τον συντελεστή ιδεατότητας. Καταλαβαίνουμε λοιπόν ότι μπορούμε να «πετύχουμε» τον ίδιο, ή σχεδόν τον ίδιο για άλλες περιπτώσεις συνδυασμών, λόγο τάσεων ενώ παράλληλα μειώνουμε το διάστημα της περιοχής μετάβασης εάν καταφέρουμε να κρατήσουμε χαμηλά τον συντελεστή ιδεατότητας της ορθά πολωμένης διόδου.

3.4 Τελική επιλογή διόδων

Συνοψίζοντας, η προτεινόμενη λογική διάταξη που μελετήσαμε είναι μία διάταξη δύο ακροδεκτών, με τρεις βασικές καταστάσεις λειτουργίας, την περιοχή αποκοπής, την περιοχή μετάβασης, την περιοχή αγωγής και δύο διακριτές στάθμες ρεύματος εξόδου οι οποίες αντιστοιχούν στην περιοχή αποκοπής και στην περιοχή αγωγής. Η ανάλυση των δύο διακριτών σταθμών ρεύματος πραγματοποιήθηκε με κριτήριο τη διατήρηση διαφοράς τουλάχιστον δύο τάξεων μεγέθους, γεγονός που εξασφαλίζει την αξιόπιστη και αποδοτική διακοπτική λειτουργία της προτεινόμενης λογικής διάταξης. Παράλληλα, δόθηκε έμφαση στη μέγιστη δυνατή μείωση του εύρους της περιοχής μετάβασης, με σκοπό την επίτευξη ταχύτερων και πιο καθαρών μεταβολών μεταξύ των δύο καταστάσεων λειτουργίας.

Με βάση την εκτενή μελέτη που πραγματοποιήθηκε στα προηγούμενα κεφάλαια, εξετάζοντας διεξοδικά την επίδραση όλων των κρίσιμων παραμέτρων στη συμπεριφορά της λογικής διάταξης τύπου back-to-back, όπως το φράγμα δυναμικού

των επαφών, ο συντελεστής ιδεατότητας και η πυκνότητα ρεύματος κορεσμού, προχωρήσαμε στην επιλογή του καταλληλότερου συνδυασμού διόδων. Η επιλογή αυτή βασίστηκε στα συμπεράσματα που προέκυψαν από τη θεωρητική ανάλυση της **ενότητας 3.3** για τον συνδυασμό μίας ικανοποιητικής τιμής του λόγου $\frac{V_{on}}{V_{off}}$ για ένα από τα τρία κέρδη $\frac{J_{on}}{J_{off}}$.

Πιο συγκεκριμένα, επιλέχθηκε μία διάδος pn πυριτίου με συντελεστή ιδεατότητας $n_1 = 1$, φράγμα δυναμικού $V_{bi} = 0.57$ V και $J_S = 8.65 \cdot 10^{-9}$ A/cm² και μία διάδος Schottky, πυρίτιο τύπου n με Χρώμιο (n-Si/Cr), με συντελεστή ιδεατότητας $n_2 = 1$ φράγμα Schottky $\Phi_B = 0.6$ eV και $J_S = 8.46 \cdot 10^{-4}$ A/cm².

Η διάδος πυριτίου τύπου n με Χρώμιο επιλέχθηκε διότι προσφέρει χαμηλό φράγμα δυναμικού και κατά συνέπεια θα χρησιμοποιηθεί για την επίτευξη υψηλής τιμής ρεύματος αγωγής και η διάδος pn επιλέχθηκε διότι θα συμβάλλει στην επίτευξη χαμηλής τιμής λόγου $\frac{V_{on}}{V_{off}}$. Τέλος, το κέρδος ρεύματος αγωγής προς ρεύμα αποκοπής που διαλέξαμε είναι $\frac{J_{on}}{J_{off}} = 1000$.

Πίνακας χαρακτηριστικών τελικής διάταξης:

Συντελεστής Ιδεατότητας	$V_{bi}(V)$ PN-Si διάδος	$\Phi_B(eV)$ Χρωμίου	J_{on} (A/cm ²)	V_{on} (V)	J_{off} (A/cm ²)	V_{off} (V)	$\frac{J_{on}}{J_{off}}$	$\frac{V_{on}}{V_{off}}$
n=1	0,57	0,6	8,46E-04	0,48	8,46E-07	0,30	1E+03	1,60


Πίνακας 3.28: Πίνακας χαρακτηριστικών τελικής λογικής διάταξης

Επιπλέον, ιδιαίτερη βαρύτητα δόθηκε στην επιλογή ρεαλιστικών και τεχνολογικά εφικτών διόδων, με στόχο να διασφαλιστεί ότι η προτεινόμενη λογική διάταξη βασίζεται σε στοιχεία που μπορούν πράγματι να κατασκευαστούν και όχι σε θεωρητικά ή ιδανικά μοντέλα χωρίς πρακτική εφαρμογή. Για τον σκοπό αυτό, πραγματοποιήθηκε εκτενής βιβλιογραφική αναζήτηση με αντικείμενο τον εντοπισμό υπαρκτών διόδων με αντίστοιχα ηλεκτρικά χαρακτηριστικά με εκείνα που χρησιμοποιήθηκαν στη μελέτη. Η διαδικασία αυτή αποσκοπούσε στο να επιβεβαιώσει ότι οι παράμετροι που υιοθετήθηκαν στη θεωρητική ανάλυση ανταποκρίνονται σε πραγματικές, κατασκευάσιμες διατάξεις, επιβεβαιώνοντας με αυτόν τον τρόπο τη εφικτότητα και την τεχνική βιωσιμότητα της προσέγγισης [18].

Τέλος, για να ολοκληρωθεί η παρουσίαση της τελικής διάταξης, κρίθηκε απαραίτητη η απεικόνιση της τελικής χαρακτηριστικής καμπύλης λειτουργίας, η οποία αποτυπώνει τη συμπεριφορά της λογικής διάταξης σε όλο το εύρος τάσεων εισόδου. Η γραφική αυτή προέκυψε με βάση το μαθηματικό μοντέλο της μελέτης [19] και την προσομοίωση της μαθηματικής σχέσης:

$$J = \frac{2 * J_{s1} * J_2 * \sinh(q * V)}{J_{s1} * \exp\left(\frac{q * V}{2 * n_1 * k * T}\right) + J_{s2} * \exp\left(\frac{-q * V}{2 * n_1 * k * T}\right)}$$

Το αποτέλεσμα παρουσιάζεται στο ακόλουθο γράφημα:



Εικόνα 3.63: Χαρακτηριστική J-V της λογικής διάταξης για τον τελικό συνδυασμό διόδων

Με τη διαθεσιμότητα της χαρακτηριστικής J-V της λογικής διάταξης για τον τελικό συνδυασμό διόδων, καθίσταται δυνατή η οπτική ανάλυση των κρίσιμων σημείων λειτουργίας που μελετήθηκαν σε όλη τη διάρκεια της εργασίας. Η μορφή της γραφικής αποκαλύπτει καθαρά τις περιοχές αποκοπής, μετάβασης και αγωγής, καθώς και τις δύο διακριτές στάθμες ρεύματος που διαφέρουν κατά τρεις τάξεις μεγέθους. Η εμφανής αυτή διαφορά, σε συνδυασμό με την ομαλή και προβλέψιμη μετάβαση μεταξύ των καταστάσεων, καθιστά σαφές γιατί η διάταξη μπορεί να αξιοποιηθεί μελλοντικά για τον σχεδιασμό λογικών πυλών.

Κεφάλαιο 4: Σχεδιασμός λογικής πύλης βάσει της λογικής διάταξης

Στο κεφάλαιο 4, δοκιμάσαμε όλα όσα έχουμε αναλύσει και προσπαθήσαμε να χρησιμοποιήσουμε την συσκευή μας ως βάση για την δημιουργία ενός ή και περισσότερων κυκλωμάτων που θα λειτουργούν ως λογικές πύλες.

Πιο συγκεκριμένα, πρώτο μέλημα της μελέτης μας για τον σχεδιασμό μίας λογικής πύλης, αποτέλεσε η επιβεβαίωση της ορθής λειτουργίας της προτεινόμενης λογικής διάταξης μέσω προσομοίωσης προκειμένου να διαπιστώσουμε εάν υπάρχει συμφωνία των θεωρητικών προβλέψεων με την κυκλωματική συμπεριφορά αυτής. Στη συνέχεια, επικεντρωθήκαμε στην εύρεση του συνδυασμού των κατάλληλων ηλεκτρονικών στοιχείων μαζί με την προτεινόμενη λογική διάταξη, ώστε να προκύψει ένα νέο κύκλωμα με τα λειτουργικά χαρακτηριστικά μίας λογικής πύλης.

4.1 Ανάλυση της κυκλωματικής συμπεριφοράς της προτεινόμενης λογικής διάταξης

Η ενότητα 4.1 αφορά τον έλεγχο λειτουργίας της λογικής διάταξης ως αυτόνομη μονάδα. Σκοπός της ενότητας αποτέλεσε η επαλήθευση των θεωρητικών αποτελεσμάτων που έχουν παρουσιαστεί έως τώρα. Για να διαπιστωθεί η ορθότητα της θεωρητικής προσέγγισης, χρειάστηκε αρχικά να επιβεβαιώσουμε ότι η χαρακτηριστική I-V καμπύλη της λογικής διάταξης, όταν αυτή προσομοιώνεται σε κύκλωμα, συμφωνεί με την αντίστοιχη θεωρητική καμπύλη. Έτσι, πραγματοποιήθηκε δοκιμή τύπου DC Sweep, για τιμές τάσης από 0 έως 1 Volt. Η προσομοίωση ολοκληρώθηκε με τη χρήση του προγράμματος LT Spice. Ο ορισμός των δύο διόδων βασίστηκε στο μη ιδανικό μοντέλο που προσφέρει το πρόγραμμα, στο οποίο τέθηκαν οι ακόλουθες παράμετροι:


Δίοδος	J_s (A/cm ²)	$V_{BUILT-IN}$ (V)	n
pn-πυριτίου	$8.46 \cdot 10^{-12}$	0.57	1
Cr/n-Si	$8.67 \cdot 10^{-4}$	0.6	1

Πίνακας 4.1: Πίνακας παραμέτρων των διόδων της συσκευής


Όπου:

- J_s , η πυκνότητα ρεύματος ανάστροφης πόλωσης
- $V_{BUILT-IN}$, το φράγμα δυναμικού
- n, ο συντελεστής ιδεατότητας

Στο κύκλωμα της λογικής διάταξης προσθέσαμε μία αντίσταση χαμηλής τιμής, $R=1\Omega$, η οποία θα λειτουργήσει βοηθητικά στην λήψη όλων των παρακάτω μετρήσεων και δεν θα επηρεάσει κάπως τον τρόπο λειτουργίας της. Παρακάτω φαίνονται το κύκλωμα και τα αποτελέσματα της κυκλωματικής προσομοίωσης σε σύγκριση με την θεωρητική I-V :



Εικόνα 4.1: Το κύκλωμα της λογικής διάταξης μαζί με την βοηθητική αντίσταση R



Εικόνα 4.2: Σύγκριση ανάμεσα στα αποτελέσματα του *LT Spice* και της θεωρητικής προσέγγισης στο *Matlab*

Από τις παραπάνω μετρήσεις παρατηρήσαμε ότι υπάρχει απόλυτη συμφωνία μεταξύ των δύο αποτελεσμάτων. Η συμφωνία αυτή επιβεβαίωσε ότι η θεωρητική προσέγγιση είναι επιτυχής, καθώς τα κρίσιμα χαρακτηριστικά της γραφικής παράστασης της κυκλωματικής προσομοίωσης αντιστοιχούν πλήρως σε εκείνα της θεωρητικής καμπύλης. Οι στάθμες ρεύματος J_{on} και J_{off} βρίσκονται στις επιθυμητές τιμές, ενώ η περιοχή μετάβασης παρουσιάζει την ίδια μορφή και στις δύο περιπτώσεις,

επιβεβαιώνοντας τη συνέπεια μεταξύ θεωρίας και προσομοίωσης. Φτιάξαμε δηλαδή ένα μοντέλο το οποίο μπορεί να χρησιμοποιηθεί κυκλωματικά και παρατηρήσαμε ότι η προτεινόμενη λογική διάταξη θα παρουσιάζει αντοχή στον θόρυβο. **Πιο συγκεκριμένα, η σταθερή τιμή ρεύματος, J_{ON} , της κατάστασης αγωγής εξασφαλίζει ότι για τυχόν διακυμάνσεις της τάσης εισόδου η τιμή του ρεύματος εξόδου δεν θα αλλάξει σημαντικά. Παράλληλα, η τιμή ρεύματος της κατάστασης αποκοπής είναι πολύ χαμηλή για να προκύψει κάποια σημαντική αλλαγή στην τιμή της σε περίπτωση θορύβου. Μία διάταξη δύο ακροδεκτών αποτελούμενη από μία μονή δίοδο, λόγω της εκθετικής αύξησης του ρεύματός της κατά την αγωγή, δεν θα μπορούσε να επιτύχει αντίστοιχη απόδοση διότι ακόμα και για μικρή διακύμανση της τάσης εισόδου θα παρουσίαζε πολύ σημαντική αλλαγή στην τιμή ρεύματος εξόδου. Το παραπάνω χαρακτηριστικό συνιστά ένα από τα σημαντικότερα πλεονεκτήματα της προτεινόμενης λογικής διάταξης σε σχέση με μια μονή δίοδο.**

Στο επόμενο βήμα, γνωρίζοντας την χαρακτηριστική I-V γραφική της λογικής διάταξης μας, άρα την αναμενόμενη συμπεριφορά της σε συνάρτηση με την εφαρμοζόμενη τάση στα άκρα της, εξετάσαμε την ορθή λειτουργία της εφαρμόζοντας στους δύο ακροδέκτες του κυκλώματος ένα σήμα εισόδου με μορφή τετραγωνικού παλμού και με τα εξής χαρακτηριστικά:

- Πλάτος αρχικής κατάστασης, $V_{INITIAL} = 0V$
- Πλάτος τελικής κατάστασης, $V_{ON} = 1V$
- Χρονικό διάστημα καθυστέρησης, $T_{DELAY} = 1sec$
- Χρονική στιγμή έναρξης, $T_{ON} = 1 sec$
- Χρονικό διάστημα πτώσης παλμού, $T_{FALL} = 1 \mu sec (10^{-6} sec)$
- Χρονικό διάστημα ανόδου παλμού, $T_{RISE} = 1 \mu sec (10^{-6} sec)$
- Περίοδος, $T = 2 sec$


Η επιλογή των σημάτων εισόδου βασίστηκε στη μελέτη της χαρακτηριστικής καμπύλης I-V της λογικής διάταξης. Πιο συγκεκριμένα, γνωρίζουμε ότι η διάταξη παρουσιάζει τρεις διακριτές περιοχές λειτουργίας:

1. Για τιμές τάσης από 0 έως 0.3 V, η συσκευή βρίσκεται σε λογικό 0, δηλαδή σε κατάσταση αποκοπής.
2. Για τιμές τάσης από 0.3 έως 0.48 V, η διάταξη λειτουργεί στη μεταβατική περιοχή μεταξύ αποκοπής και αγωγής.
3. Για τιμές τάσης άνω των 0.48 V, η διάταξη βρίσκεται σε λογικό 1, δηλαδή σε κατάσταση αγωγής.

Με βάση τα παραπάνω, προκύπτει ότι για τον έλεγχο της κατάστασης αποκοπής η εφαρμοζόμενη τάση πρέπει να κυμαίνεται στο διάστημα 0–0.3 V, επομένως επιλέξαμε $V_{INITIAL} = 0 V$. Αντίστοιχα, για την κατάσταση αγωγής η τάση θα πρέπει να λαμβάνει τιμές μεγαλύτερες από 0.48 V και για αυτό επιλέξαμε $V_{ON} = 1V$. Τα χρονικά διαστήματα ανόδου και καθόδου του παλμού καθορίστηκαν χωρίς συγκεκριμένο θεωρητικό κριτήριο, με μοναδικό στόχο τη διατήρηση της καθαρής τετραγωνικής μορφής των σημάτων εισόδου, χωρίς να επιδρούν ουσιαστικά στη λειτουργία του κυκλώματος.


Η δοκιμή διήρκησε 4 δευτερόλεπτα δηλαδή εκτελέστηκαν δύο επαναλήψεις του σήματος εισόδου. Παρακάτω φαίνονται η τάση εισόδου και τα αποτελέσματα της προσομοίωσης για το κύκλωμα της **Εικόνας 4.1.1**.

Η τάση εισόδου:




Εικόνα 4.3: Γραφική παράσταση της τάσης εισόδου για την 1^η δοκιμή

Η πυκνότητα ρεύματος εξόδου:



Εικόνα 4.4: Απόκριση ρεύματος εξόδου για την I^n δοκιμή

Η διαφορά τάσης στα άκρα της βοηθητικής αντίστασης ή αλλιώς τάση εξόδου:



Εικόνα 4.5: Απόκριση τάσης εξόδου για την I^n δοκιμή

Πράγματι, παρατηρώντας τα αποτελέσματα της **εικόνας 4.1.4** διαπιστώσαμε ότι υπάρχει και πάλι απόλυτη συμφωνία μεταξύ των θεωρητικών μας προβλέψεων και των αποτελεσμάτων της προσομοίωσης. Οι αλλαγές στην τιμή της πυκνότητας ρεύματος εξόδου είναι ανάλογες των αλλαγών της τιμής της τάσης εισόδου χωρίς να εμφανίζουν αποκλίσεις από τον αναμενόμενο τρόπο λειτουργίας. Πιο συγκεκριμένα, σύμφωνα με την γραφική της **εικόνας 4.1.2** όταν η τάση στα άκρα της λογικής διάταξης είναι 0 V τότε αυτή πρέπει να βρίσκεται σε κατάσταση αποκοπής, όπως και γίνεται, διότι η πυκνότητα ρεύματος εξόδου σε αυτή την περίπτωση είναι χαμηλότερη από την νοητή στάθμη J_{OFF} . Κατόπιν, όταν η τάση στα άκρα της λογικής διάταξης ισούται με 1V τότε αυτή πρέπει να βρίσκεται σε κατάσταση αγωγής, όπως και γίνεται, διότι το ρεύμα εξόδου ισούται με το ρεύμα άνω στάθμης J_{ON} .

Στη συνέχεια εξετάστηκαν τα αποτελέσματα που αφορούν την τάση εξόδου. Από την ανάλυση των δεδομένων διαπιστώθηκε ότι τόσο η μορφή της γραφικής παράστασης όσο και οι τιμές της άνω και κάτω στάθμης της τάσης είναι απολύτως ορθές, $V = I * R \Rightarrow V = I$ για $R=1\Omega$, γεγονός που επιβεβαιώνει την ορθή λειτουργία της λογικής διάταξης.


Ωστόσο, λαμβάνοντας υπόψη τον τελικό σκοπό χρήσης της λογικής διάταξης, δηλαδή την αξιοποίησή της για τον σχεδιασμό και την υλοποίηση μίας λογικής πύλης, θεωρήσαμε σημαντικό η τάση εξόδου να παρουσιάζει όσο το δυνατόν μικρότερες απώλειες σε σχέση με την τάση εισόδου.

Για τον σκοπό αυτό, εξετάσαμε την επίδραση της αντίστασης R στο κύκλωμα. Πραγματοποιήθηκε σχετική δοκιμή κατά την οποία χρησιμοποιήσαμε ως σήμα εισόδου μία σταθερή DC πηγή τάσης του 1 Volt και σταδιακά μεταβάλλαμε την τιμή της αντίστασης. Μέσω αυτής της διαδικασίας μελετήσαμε την επίδραση της αντίστασης στην άνω στάθμη της τάσης εξόδου και της πυκνότητας ρεύματος εξόδου, με στόχο τον εντοπισμό των βέλτιστων παραμέτρων λειτουργίας της λογικής διάταξης. Η μελέτη της κάτω στάθμης για οποιοδήποτε από τα δύο μεγέθη, V_{OUT} και J_{OUT} , δεν είχε κάποια σημασία αφού σε όλες τις περιπτώσεις, λόγω της μηδενικής διαφοράς δυναμικού στα άκρα του κυκλώματος, η τιμή της είναι εξαιρετικά χαμηλή.


Παρακάτω φαίνονται τα αποτελέσματα των προσομοιώσεων:

R (Ω)	1	10	100	1k	10k	100k	1Meg	10Meg	100Meg	1G	10G
Vout (V)	846μ	8,46m	84,6m	513m	591m	650m	707m	767m	823m	880m	936m
Jout (A/cm ²)	846μ	846μ	846μ	513μ	59μ	6,5μ	707n	76n	8n	880p	93,6p

Πίνακας 4.2: Μεταβολή της τάσης εξόδου και πυκνότητα ρεύματος εξόδου με την μεταβολή της αντίστασης R




Εικόνα 4.6: Εξάρτηση της τάσης εξόδου από την τιμή της αντίστασης R




Εικόνα 4.7: Εξάρτηση της πυκνότητας ρεύματος εξόδου από την τιμή της αντίστασης R

Από τα παραπάνω αποτελέσματα μπορέσαμε εύκολα να αποφανθούμε ότι η αύξηση της τιμής της αντίστασης επιφέρει αύξηση της τιμής της τάσης εξόδου και μείωση της τιμής της πυκνότητας ρεύματος εξόδου. Προκειμένου να καταλάβουμε την κυκλωματική εξήγηση των παραπάνω μεταβολών προβήκαμε σε δοκιμή DC sweep για κάθε τιμή αντίστασης R . Τα αποτελέσματα:



Εικόνα 4.8: Τάση εξόδου λογικής διάταξης για διαφορετικές τιμές της αντίστασης R



Εικόνα 4.9: Μεγέθυνση των γραφικών για $R=1\Omega$ και $R=10\Omega$

Παρατηρήσαμε ότι η σταδιακή αύξηση της αντίστασης προκαλεί όλο και μεγαλύτερη απόκλιση από την χαρακτηριστική μορφή της γραφικής στην **εικόνα 4.1.2** η οποία ισχύει για $R = 1\Omega$. Για τιμές αντίστασης 10 και 100 Ω η γραφική παράσταση της V_{out} διατηρεί την ίδια μορφή ωστόσο εμφανίζεται αύξηση στην τελική τιμή τάσης εξόδου και στο εύρος της περιοχής μετάβασης. Στη συνέχεια, με την αύξηση της αντίστασης, η τάση εξόδου μεταβάλλεται σχεδόν γραμμικά ως προς την εφαρμοζόμενη τάση, γεγονός που υποδεικνύει ότι η συνολική πτώση τάσης προκύπτει κυρίως λόγω της εξωτερικής αντίστασης.


4.2 Υλοποίηση λογικών πυλών

Όπως έχει ήδη αναφερθεί, ο απώτερος σκοπός της λογικής διάταξης δύο ακροδεκτών είναι η αξιοποίησή της ως βασικό δομικό στοιχείο για την υλοποίηση λογικών πυλών. Στις προηγούμενες ενότητες αποδείχθηκε ότι η λογική διάταξη που αναπτύχθηκε παρουσιάζει τα επιθυμητά ηλεκτρικά χαρακτηριστικά για την επίτευξη αυτού του στόχου. Συγκεκριμένα, διαθέτει δύο διακριτές στάθμες λειτουργίας, οι οποίες αντιστοιχούν στις καταστάσεις “off” και “on”, καθώς και μία περιοχή μετάβασης μικρού εύρους τάσης.

Έχοντας πλέον επιβεβαιώσει πειραματικά και θεωρητικά τη σωστή λειτουργία της λογικής διάταξης, προχωρήσαμε στο επόμενο στάδιο της μελέτης το οποίο αφορά τον σχεδιασμό και την προσομοίωση λογικών πυλών. Στο πλαίσιο αυτό, αναζητήσαμε τρόπους συνδυασμού της διάταξης μας με ένα ή περισσότερα ηλεκτρονικά στοιχεία, με στόχο τη δημιουργία κυκλωμάτων που να προσομοιώνουν τη συμπεριφορά βασικών λογικών πυλών, όπως των OR και AND.

Βοηθητικά για εμάς λειτούργησε το γεγονός ότι ο σχεδιασμός λογικών πυλών βασισμένων σε διατάξεις δύο ακροδεκτών δεν αποτελεί νέα προσέγγιση στον χώρο της μικροηλεκτρονικής. Πλήθος ερευνητικών εργασιών έχουν ασχοληθεί με τη δυνατότητα δημιουργίας λογικών πυλών χωρίς τη χρήση τρανζίστορ [27], [28]. Αντλώντας έμπνευση και πληροφορίες από τις υπάρχουσες μελέτες, προχωρήσαμε στο σχεδιασμό και την προσομοίωση του παρακάτω κυκλώματος με στόχο να λειτουργεί σαν πύλη OR.

Το κύκλωμα:



Εικόνα 4.10: Κύκλωμα λογικής πύλης OR

Το κύκλωμα αποτελείται από τον συνδυασμό δύο λογικών διατάξεων Back to Back διόδων και μίας αντίστασης R. Η τιμή της αντίστασης R ορίστηκε $10\text{G}\Omega$ κι αυτό οφείλεται στις χαμηλές απώλειες που παρουσιάζει η λογική μας διάταξη για την τιμή αυτή. Η προσομοίωση του παραπάνω κυκλώματος υλοποιήθηκε στο LTspice και ως σήματα εισόδου χρησιμοποιήσαμε δύο τετραγωνικούς παλμούς με τα εξής χαρακτηριστικά:


Για την πηγή V_{in1} :

- Πλάτος αρχικής κατάστασης, $V_{INITIAL} = 0\text{V}$
- Πλάτος τελικής κατάστασης, $V_{ON} = 1\text{V}$
- Χρονικό διάστημα καθυστέρησης, $T_{DELAY} = 2\text{ sec}$
- Χρονική στιγμή έναρξης, $T_{ON} = 2\text{ sec}$
- Χρονικό διάστημα πτώσης παλμού, $T_{FALL} = 1\text{ }\mu\text{sec}$ (10^{-6} sec)
- Χρονικό διάστημα ανόδου παλμού, $T_{RISE} = 1\text{ }\mu\text{sec}$ (10^{-6} sec)
- Περίοδος, $T = 4\text{ sec}$

Για την πηγή V_{in2} :

- Πλάτος αρχικής κατάστασης, $V_{INITIAL} = 0\text{V}$
- Πλάτος τελικής κατάστασης, $V_{ON} = 1\text{V}$
- Χρονικό διάστημα καθυστέρησης, $T_{DELAY} = 1\text{ sec}$
- Χρονική στιγμή έναρξης, $T_{ON} = 1\text{ sec}$
- Χρονικό διάστημα πτώσης παλμού, $T_{FALL} = 1\text{ }\mu\text{sec}$ (10^{-6} sec)
- Χρονικό διάστημα ανόδου παλμού, $T_{RISE} = 1\text{ }\mu\text{sec}$ (10^{-6} sec)
- Περίοδος, $T = 2\text{ sec}$

Η απεικόνιση των σημάτων εισόδου (η διάρκεια της δοκιμής είναι 4 δευτερόλεπτα άρα εκτελέστηκε μία επανάληψη του σήματος V_{in1} και δύο επαναλήψεις του V_{in2}):




Εικόνα 4.11: Γραφική αναπαράσταση των δύο σημάτων εισόδου

Τα αποτελέσματα της προσομοίωσης:

V_{in1} (V)	V_{in2} (V)	V_{out} (V)	Απόκλιση
0	0	0	0%
0	1	0,934	6,6%
1	0	0,934	6,6%
1	1	0,953	4,7%

Πίνακας 4.3: Πίνακας αποτελεσμάτων της πύλης OR



Εικόνα 4.12: Αποτελέσματα προσομοίωσης για την πύλη OR


Η λογική λειτουργία του κυκλώματος είναι επιτυχημένη και αυτό μπορεί να επιβεβαιωθεί από τον πίνακα αληθείας της πύλης OR.

Είσοδος A	Είσοδος B	Έξοδος $Y = (A+B)$
0	0	0
0	1	1
1	0	1
1	1	1

Πίνακας 4.4: Πίνακας αληθείας της πύλης OR

Τυπικά, το λογικό “1” αντιστοιχεί σε τιμή τάσης εισόδου ίση με 1 V, ενώ το λογικό “0” σε τιμή ίση με 0 V. Στην πράξη, ωστόσο, λόγω της μη ιδανικής συμπεριφοράς της λογικής διάταξης, ο διαχωρισμός των δύο λογικών καταστάσεων βασίζεται στις οριακές τιμές της περιοχής μετάβασης. Συγκεκριμένα, οποιαδήποτε τιμή τάσης εξόδου υπερβαίνει την τιμή $V_{ON} = 0.48$ V, η οποία σηματοδοτεί την έναρξη της αγωγίμης (“on”) κατάστασης, θεωρείται ότι αντιστοιχεί στο λογικό “1”. Αντίστοιχα, οποιαδήποτε τιμή τάσης εξόδου είναι μικρότερη από $V_{OFF} = 0.3$ V, η οποία αντιπροσωπεύει την έναρξη της κατάστασης αποκοπής (“off”), προσδιορίζεται ως λογικό “0”. Εκτός της επιτυχημένης λογικής λειτουργίας, το παραπάνω κύκλωμα της λογικής πύλης OR εμφανίζει και χαμηλές απώλειες. Μετά την επιβεβαίωση της ορθής λειτουργίας της λογικής διάταξης και των λογικών πυλών που δοκιμάστηκαν, οι οποίες θα παρουσιαστούν αναλυτικά στη συνέχεια, η επόμενη βασική μας προτεραιότητα ήταν η επίτευξη όσο το δυνατόν χαμηλότερων απωλειών κατά τη λειτουργία τους. Η μείωση των απωλειών αποτελεί κρίσιμη παράμετρο για τη βελτιστοποίηση της αποδοτικότητας των λογικών κυκλωμάτων, καθώς εξασφαλίζει μικρότερη κατανάλωση ισχύος.

Στη συνέχεια, βασιζόμενοι στο κύκλωμα για την λογική πύλη OR, δοκιμάσαμε μία διαφορετική εκδοχή του με στόχο την λειτουργία του ως λογική πύλη AND.



Εικόνα 4.13:Κύκλωμα λογικής πύλης AND

«Αντιστρέψαμε» τις διόδους των δύο λογικών διατάξεων και προσθέσαμε στο άκρο της αντίστασης R μία σταθερή πηγή τάσης 1V. Για την προσομοίωση του κυκλώματος χρησιμοποιήσαμε τα ίδια σήματα εισόδου με την προηγούμενη περίπτωση και κρατήσαμε την αντίσταση R ίση με 10GΩ.

Τα αποτελέσματα της προσομοίωσης:

Vin1 (V)	Vin2 (V)	Vout (V)	Απόκλιση
0	0	0,048	4,8%
0	1	0,066	6,6%
1	0	0,066	6,6%
1	1	1	0%

Πίνακας 4.5: Πίνακας αποτελεσμάτων της πύλης AND

Ακολουθώντας την ίδια λογική με πριν, τα αποτελέσματα του κυκλώματος ακολουθούν πιστά την λειτουργία της λογικής πύλης AND και οι απώλειες έχουν χαμηλές-αποδεκτές τιμές.

Είσοδος A	Είσοδος B	Έξοδος Y = (A·B)
0	0	0
0	1	0
1	0	0
1	1	1

Πίνακας 4.6: Πίνακας αληθείας της λογικής πύλης AND

Αισίως, καταφέραμε να πετύχουμε τον στόχο μας και να σχεδιάσουμε τα κυκλώματα για την υλοποίηση όχι μόνο μίας, αλλά δύο λογικών πυλών. Η χρήση της προτεινόμενης λογικής διάταξης ως βασικό δομικό στοιχείο για την υλοποίηση λογικών πυλών, προσφέρει ορισμένα ουσιαστικά πλεονεκτήματα. Όπως έχουμε αναλύσει, η ιδιαίτερη συνδεσμολογία της επιτρέπει τη διατήρηση σταθερής τιμής ρεύματος εξόδου (κατάσταση αγωγής) και ταυτόχρονα προσφέρει χαμηλή πτώση τάσης. Τα χαρακτηριστικά αυτά έχουν άμεση θετική επίδραση στη συνολική συμπεριφορά των κυκλωμάτων των λογικών πυλών που θέλουμε να υλοποιήσουμε. Αρχικά, όπως αποδείχθηκε στην προηγούμενη ενότητα, η σταθερότητα του ρεύματος εξόδου συμβάλλει στην αυξημένη ανοχή της λογικής διάταξης, και κατά συνέπεια των λογικών πυλών, στον θόρυβο, καθιστώντας τη λειτουργία τους πιο αξιόπιστη από μία απλή δίοδο με εκθετική χαρακτηριστική ρεύματος εξόδου - τάσης. Παράλληλα, η χαμηλή πτώση τάσης που χαρακτηρίζει τη λογική διάταξη έχει ως αποτέλεσμα οι λογικές πύλες που βασίζονται σε αυτή να παρουσιάζουν επίσης χαμηλές απώλειες τάσης (Πίνακες 4.2.1 και 4.2.3). Χάρη σε αυτήν τη συμπεριφορά, καθίσταται δυνατή η υλοποίησή τους με εξωτερική πηγή τάσης μόλις 1 Volt και με σήματα εισόδου μέγιστου πλάτους ίσου με 1 Volt. Αντίθετα, οι μέχρι σήμερα προτεινόμενες τεχνολογίες υλοποίησης λογικών πυλών με διατάξεις δύο ακροδεκτών απαιτούν τάσεις πόλωσης της τάξης των 5 Volt διότι οι απώλειες των κυκλωμάτων τους είναι της τάξης των 500-700mV. Επομένως, η χρήση της προτεινόμενης λογικής διάταξης προσφέρει σημαντική μείωση της κατανάλωσης ενέργειας, γεγονός που την καθιστά ιδιαίτερα αποδοτική. Συνολικά, τα παραπάνω πλεονεκτήματα προσδίδουν στη προσέγγισή μας σαφές προβάδισμα έναντι των μέχρι τώρα τεχνολογιών υλοποίησης λογικών πυλών με μονές διόδους, τόσο σε επίπεδο αποδοτικότητας όσο και εξοικονόμησης ενέργειας.

Από εδώ και στο εξής, έχοντας ως βάση τις παραπάνω συνδεσμολογίες, προχωρήσαμε σε βαθύτερη ανάλυση της λειτουργίας τους και στη διερεύνηση παραμέτρων που θα μπορούσαν είτε να βελτιώσουν την αποδοτικότητα των πυλών είτε να συμβάλουν στην σχεδίαση νέων κυκλωμάτων με λειτουργία λογικής πύλης.

4.3 Μελέτη της επίδρασης της αντίστασης R στη λειτουργία των λογικών πυλών

Για τη μελέτη της επίδρασης της αντίστασης R στη λειτουργία των δύο λογικών πυλών, πραγματοποιήθηκαν προσομοιώσεις για διαφορετικές τιμές της. Κατά τη διάρκεια των δοκιμών, τα δύο σήματα εισόδου διατηρήθηκαν σταθερά. Οι μετρήσεις για κάθε κύκλωμα λογικής πύλης ολοκληρώνονταν όταν η απόκλιση των αποτελεσμάτων τάσης εξόδου από τις θεωρητικά αναμενόμενες τιμές γινόταν σημαντική. Η απόκλιση από την εκάστοτε επιθυμητή τιμή υπολογίζεται ως εξής:

Εάν η επιθυμητή έξοδος είναι το λογικό 1 ή αλλιώς το 1V, τότε:

$$\text{Απόκλιση} = \text{Απώλειες} * 100\% = (1 - \text{Έξοδος}) * 100\%$$

Εάν η επιθυμητή έξοδος είναι το λογικό 0 ή αλλιώς τα 0V, τότε:

$$\text{Απόκλιση} = \text{Απώλειες} * 100\%$$

Τα αποτελέσματα για το κύκλωμα λογικής πύλης OR:

		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0	0	0
0	1	0,934	0,88	0,823	0,765	0,707
1	0	0,934	0,88	0,823	0,765	0,707
1	1	0,953	0,897	0,84	0,782	0,724

Πίνακας 4.7: Πίνακας αποτελεσμάτων τάσης εξόδου της πύλης OR για διαφορετικές τιμές αντίστασης

		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0%	0%	0%	0%	0%
0	1	6,6%	12,0%	17,7%	23,5%	29,3%
1	0	6,6%	12,0%	17,7%	23,5%	29,3%
1	1	4,7%	11,3%	16,0%	21,8%	27,6%

Πίνακας 4.8: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου της πύλης OR για διαφορετικές τιμές αντίστασης


Τα αποτελέσματα για την συσκευή AND:

		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0,048	0,102	0,16	0,217	0,275
0	1	0,066	0,12	0,177	0,235	0,292
1	0	0,066	0,12	0,177	0,235	0,292
1	1	1	1	1	1	1


Πίνακας 4.9: Πίνακας αποτελεσμάτων τάσης εξόδου πύλης AND για διαφορετικές τιμές αντίστασης

		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	4,8%	10,2%	16%	21,7%	27,5%
0	1	6,6%	12,0%	17,7%	23,5%	29,2%
1	0	6,6%	12,0%	17,7%	23,5%	29,2%
1	1	0,0%	0,0%	0,0%	0,0%	0,0%

Πίνακας 4.10: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου πύλης AND για διαφορετικές τιμές αντίστασης



Εικόνα 4.14: Εξάρτηση της απόκλισης τάσης εξόδου από την αντίσταση R, για εισόδους $(Vin_1, Vin_2) = (0, 1)$ ή $(1, 0)$ V, στις δύο λογικές πύλες



Εικόνα 4.15: Εξάρτηση της απόκλισης τάσης εξόδου από την αντίσταση R, για εισόδους $(Vin_1, Vin_2) = (1, 1)$ V στην πύλη OR και $(Vin_1, Vin_2) = (0, 0)$ V στην πύλη AND

Από την ταύτιση των δύο γραφικών στις εικόνες 4.14 και 4.15 μπορέσαμε να παρατηρήσουμε ότι η απόκλιση από την αναμενόμενη τιμή τάσης εξόδου για κάθε συνδυασμό σημάτων εισόδου είναι η ίδια και στις δύο πύλες. Το φαινόμενο αυτό οφείλεται στο γεγονός ότι, όταν η αντίσταση R λαμβάνει μεγάλες τιμές, η συμπεριφορά της προσεγγίζει εκείνη ενός ανοιχτού κυκλώματος, γεγονός που συμβάλλει στην αύξηση της τάσης εξόδου V_{OUT} και στη βελτιστοποίηση της λειτουργίας των λογικών

πυλών. Αντίθετα, η μείωση της τιμής της R επιδρά αρνητικά, καθώς οδηγεί σε πτώση της τάσης εξόδου λόγω του σταθερού ρεύματος αγωγής που χαρακτηρίζει τις λογικές διατάξεις που συντελούν τα κυκλώματα των λογικών πυλών, με αποτέλεσμα την αύξηση των απωλειών και τη μείωση της συνολικής απόδοσης. Τέλος, παρατηρήσαμε ότι παρά την αύξηση των απωλειών, η λειτουργική ορθότητα των λογικών πυλών διατηρείται, γεγονός που επιβεβαιώνει τη σταθερότητα του σχεδιασμού τους.

4.4 Μελέτη της λειτουργίας των λογικών πυλών για διαφορετική πυκνότητας ρεύματος ανάστροφης πόλωσης της pn διόδου

Σε αυτή την ενότητα μελετήσαμε την επίδραση που μπορεί να έχει η αλλαγή της πυκνότητας ρεύματος ανάστροφης πόλωσης της pn διόδου. Υπενθυμίζουμε ότι μέχρι στιγμής τα χαρακτηριστικά των διόδων της λογικής διάταξης ήταν τα εξής:

Δίοδος	J_s (A/cm ²)	$V_{BUILT-IN}$ (V)	n
pn-πυριτίου	$8.65 \cdot 10^{-12}$	0.57	1
Cr/n-Si	$8.47 \cdot 10^{-4}$	0.6	1

Πίνακας 4.11: Πίνακας παραμέτρων των διόδων της λογικής διάταξης

Αντί για την αρχική τιμή $J_s = 8.65 \cdot 10^{-12}$ A/cm² ($\approx 10^{-11}$ A/cm²), επιλέξαμε να εξετάσουμε τη λειτουργία των λογικών πυλών για δύο επιπλέον τιμές: $J_{s2} = 8.65 \cdot 10^{-10}$ A/cm² και $J_{s3} = 8.65 \cdot 10^{-8}$ A/cm². Οι συγκεκριμένες τιμές δεν επιλέχθηκαν βάσει συγκεκριμένου κριτηρίου αλλά με σκοπό την πειραματική διερεύνηση της συμπεριφοράς των κυκλωμάτων των λογικών πυλών υπό διαφορετικές συνθήκες λειτουργίας. Για την καλύτερη εξέταση της επίδρασης του J_s , πραγματοποιήθηκαν προσομοιώσεις για διαφορετικές τιμές της αντίστασης R .

Τα αποτελέσματα για την **λογικής πύλης OR**:

$J_{s2}=8.65 \cdot 10^{-10}$ A/cm ²		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ
Vin1(V)	Vin2(V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0	0	0	0	0
0	1	0,981	0,971	0,934	0,88	0,826	0,765	0,705
1	0	0,981	0,971	0,934	0,88	0,826	0,765	0,705
1	1	0,999	0,988	0,951	0,897	0,844	0,782	0,724

Πίνακας 4.12: Πίνακας αποτελεσμάτων πύλης OR για $J_{s2} \approx 10^{-9}$ A/cm²

$J_{s2}=8.65 \cdot 10^{-10}$ A/cm ²		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ
Vin1(V)	Vin2(V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0	0	0	0	0	0	0
0	1	1,9%	2,9%	6,6%	12,0%	17,4%	23,5%	29,5%
1	0	1,9%	2,9%	6,6%	12,0%	17,4%	23,5%	29,5%
1	1	0,1%	1,2%	4,9%	10,3%	15,6%	21,8%	27,6%

Πίνακας 4.13: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για τη πύλη OR με $J_{s2} \approx 10^{-9}$ A/cm²

$J_{S3}=8.65 \cdot 10^{-8}$ A/cm ²		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ	R=1kΩ
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0	0	0	0	0	0
0	1	0,982	0,982	0,98	0,97	0,934	0,88	0,82	0,718
1	0	0,982	0,982	0,98	0,97	0,934	0,88	0,82	0,718
1	1	1	1	0,999	0,988	0,952	0,897	0,834	0,767


Πίνακας 4.14: Πίνακας αποτελεσμάτων πύλης OR για $J_{S3} \approx 10^{-7}$ A/cm²

$J_{S3}=8.65 \cdot 10^{-8}$ A/cm ²		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ	R=1kΩ
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0	0	0	0	0	0	0	0
0	1	1,8%	1,8%	2,0%	3,0%	6,6%	12,0%	18,0%	28,2%
1	0	1,8%	1,8%	2,0%	3,0%	6,6%	12,0%	18,0%	28,2%
1	1	0,0%	0,0%	0,1%	1,2%	4,8%	10,3%	16,6%	23,3%


Πίνακας 4.15: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για τη πύλη OR με $J_{S3} \approx 10^{-7}$ A/cm²

Όπως αναφέραμε και προηγουμένως, παρόλο που οι παραπάνω προσομοιώσεις έγιναν για διερευνητικούς σκοπούς όταν η απόκλιση μίας λογικής πύλης από τις αναμενόμενες τιμές τάσης εξόδου πλησιάζει το 25% αλλοιώνεται σημαντικά η λειτουργία της και για αυτό δεν μελετάμε χαμηλότερες τιμές αντίστασης. Παρατηρήσαμε λοιπόν στον **Πίνακα 4.13** ότι για $J_{S2}=8.65 \cdot 10^{-10}$ A/cm² η πύλη OR λειτουργεί με «αποδεκτές» απώλειες για μεγαλύτερο εύρος τιμών αντίστασης φτάνοντας τα 100kΩ ενώ για $J_{S3}=8.65 \cdot 10^{-8}$ A/cm² φτάνει ακόμα και τα 10kΩ όπως φαίνεται στον **Πίνακα 4.15**.

Πιο αναλυτικά:



Εικόνα 4.16: Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην ρη δίοδο της πύλης OR για $(V_{in1}, V_{in2}) = (0, 1)$ ή $(1, 0)$ V



Εικόνα 4.17: Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην ρη δίοδο της πύλης OR για $(V_{in1}, V_{in2}) = (1, 1)$ V

Όπως προκύπτει από τις γραφικές παραστάσεις των **εικόνων 4.4.1 και 4.4.2**, η αύξηση της πυκνότητας ρεύματος κορεσμού της pn διόδου οδηγεί σε μείωση των απωλειών και κατά συνέπεια σε μικρότερη απόκλιση από τα αναμενόμενα θεωρητικά αποτελέσματα. Το προηγούμενο συμπέρασμα σχετικά με τη μείωση των απωλειών όσο αυξάνεται η τιμή της αντίστασης R εξακολουθεί να ισχύει. Ωστόσο, ακόμη και για τις μεγαλύτερες τιμές της R, η διαφορά ανάμεσα στις αποκλίσεις των διαφορετικών περιπτώσεων J_S παραμένει υπαρκτή, ακόμη και αν το μέγεθός της είναι μικρότερο.

Τα αποτελέσματα για την **λογική συσκευή πύλης AND**:

$J_{S2}=8.65 \cdot 10^{-10} \text{ A/cm}^2$		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0,001	0,011	0,048	0,102	0,16	0,218	0,276
0	1	0,019	0,029	0,066	0,012	0,177	0,235	0,295
1	0	0,019	0,029	0,066	0,12	0,177	0,235	0,295
1	1	1	1	1	1	1	1	1

Πίνακας 4.16: Πίνακας αποτελεσμάτων πύλης AND για $J_{S2} \approx 10^{-9} \text{ A/cm}^2$

$J_{S2}=8.65 \cdot 10^{-10} \text{ A/cm}^2$		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0,1%	1,1%	4,8%	10,2%	16,0%	21,8%	27,6%
0	1	1,9%	2,9%	6,6%	1,2%	17,7%	23,5%	29,5%
1	0	1,9%	2,9%	6,6%	12,0%	17,7%	23,5%	29,5%
1	1	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%

Πίνακας 4.17: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για την πύλη AND με $J_{S2} \approx 10^{-9} \text{ A/cm}^2$

$J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ	R=1kΩ
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0,002	0,102	0,16	0,103	0,16	0,232
0	1	0,018	0,018	0,019	0,012	0,177	0,12	0,18	0,282
1	0	0,018	0,018	0,019	0,12	0,177	0,12	0,18	0,282
1	1	1	1	1	1	1	1	1	1


Πίνακας 4.18: Πίνακας αποτελεσμάτων της πύλης AND για $J_{S3} \approx 10^{-7} \text{ A/cm}^2$

$J_{S3}=8.65 \cdot 10^{-8}$	R=10GΩ	R=10GΩ	R=100MΩ	R=10MΩ	R=1MΩ	R=100kΩ	R=10kΩ	R=1kΩ
-----------------------------	--------	--------	---------	--------	-------	---------	--------	-------


A/cm ²									
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0,0%	0,0%	0,2%	10,2%	16,0%	10,3%	16,0%	23,2%
0	1	1,8%	1,8%	1,9%	1,2%	17,7%	12,0%	18,0%	28,2%
1	0	1,8%	1,8%	1,9%	12,0%	17,7%	12,0%	18,0%	28,2%
1	1	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%

Πίνακας 4.19: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για την πύλη AND με $J_{S3} \approx 10^{-7} \text{ A/cm}^2$

Τα συμπεράσματα μας για την λογική πύλης AND παρέμειναν τα ίδια με αυτά της λογικής πύλης OR. Η αύξηση της τιμής της πυκνότητας ρεύματος κορεσμού της διόδου pn επέφερε γενική μείωση στις απώλειες των αποτελεσμάτων της τάσης εξόδου. Παράλληλα, η αντιστρόφως ανάλογη σχέση μεταξύ της τιμής αντίστασης R και των απωλειών συνεχίζει να ισχύει.



Εικόνα 4.18: Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην pn δίοδο της πύλης AND για $(Vin1, Vin2)=(0, 1)$ ή $(1, 0) \text{ V}$




Εικόνα 4.19: Μείωση της απόκλισης τάσης εξόδου με αύξηση της πυκνότητας ρεύματος κορεσμού στην pn διάοδο της πύλης AND για $(V_{in1}, V_{in2}) = (0, 0) \text{ V}$

Από την παραπάνω διερεύνηση προκύπτει ότι και οι δύο λογικές πύλες διατηρούν σταθερή συμπεριφορά ως προς την απόκλιση της τάσης εξόδου έναντι της μεταβολής της αντίστασης R , ανεξάρτητα από την τιμή της πυκνότητας ρεύματος κορεσμού. Παράλληλα, διαπιστώνεται ότι για μεγαλύτερες τιμές πυκνότητας ρεύματος κορεσμού της pn διόδου η υψηλή αποδοτικότητα των δύο λογικών συσκευών διατηρείται για μεγαλύτερο εύρος τιμών αντίστασης R .

Προκειμένου να εντοπίσουμε τα αίτια των παραπάνω αποτελεσμάτων, προχωρήσαμε σε έλεγχο της μορφής της χαρακτηριστικής καμπύλης που περιγράφει τη λειτουργία της αρχικής συσκευής πάνω στην οποία στηρίχθηκαν οι δύο λογικές διατάξεις.

Τα αποτελέσματα:



Εικόνα 4.20: Η χαρακτηριστική καμπύλη της αρχικής πύλης για διαφορετικές τιμές πυκνότητας ρεύματος κορεσμού

Όπως ήταν αναμενόμενο και σύμφωνα με όσα αποδείχθηκαν στο Κεφάλαιο 2, η αύξηση της τιμής του ρεύματος κορεσμού J_s της διόδου pn οδηγεί σε μείωση της τιμής της τάσης V_{ON} , από την οποία και μετά η λογική διάταξη εισέρχεται στη λογική κατάσταση «1», δηλαδή στην κατάσταση αγωγής «ON». Κατά συνέπεια, όσο αυξάνεται η τιμή της πυκνότητας ρεύματος κορεσμού, η λογική διάταξη μεταβαίνει νωρίτερα στην επιθυμητή κατάσταση λειτουργίας, γεγονός που έχει ως αποτέλεσμα τη μείωση των απωλειών στην τάση εξόδου. Τελικά, παρόλο που η χρήση διόδου με υψηλότερη πυκνότητα ρεύματος κορεσμού θα μπορούσε να μειώσει τις απώλειες του κυκλώματος, δεν επιλέχθηκε αυτή η προσέγγιση, καθώς θα είχε ως αποτέλεσμα τη μείωση της ανοχής στον θόρυβο. Συγκεκριμένα, σε αυτή την περίπτωση το διάστημα αγωγής της διάταξης θα πλησίαζε περισσότερο την περιοχή αποκοπής, γεγονός που θα καθιστούσε τη λειτουργία της πιο ευαίσθητη σε μεταβολές της τάσης εισόδου και θα υποβάθμιζε τη σταθερότητά της.

4.5 Ανάλυση της συμπεριφοράς των δύο λογικών συσκευών υπό διαφορετικές συνθήκες πόλωσης


Έχοντας ολοκληρώσει τη διερεύνηση της εξάρτησης της λειτουργίας των λογικών πυλών από την τιμή της αντίστασης R και της πυκνότητας ρεύματος κορεσμού J_s , προχωρήσαμε στην ανάλυση ενός ακόμη παράγοντα: της εφαρμοζόμενης DC πόλωσης.

Στην παρούσα ενότητα εξετάζεται ο τρόπος με τον οποίο η μεταβολή της εξωτερικής τάσης πόλωσης επηρεάζει τη συμπεριφορά και την απόκριση των δύο λογικών πυλών. Συγκεκριμένα, στη λογική πύλη OR, η αρχική πόλωση πραγματοποιείται από πηγή σταθερής τάσης 0 V (γείωση), την οποία αυξήσαμε σε 1 V και στη λογική συσκευή AND, η οποία αρχικά πολώνεται με πηγή σταθερής τάσης 1 V, μειώσαμε την τάση


πόλωσης σε 0 V (γείωση), ώστε να παρατηρηθεί ο τρόπος με τον οποίο η αλλαγή αυτή επηρεάζει τη συνολική τους απόδοση.

Για την πλήρη μελέτη της δεύτερης υλοποίησης των λογικών πυλών πραγματοποιήσαμε μετρήσεις για διαφορετικές τιμές αντίστασης R και για διαφορετικές τιμές πυκνότητας ρεύματος κορεσμού της pn διόδου. Έτσι, μπορέσαμε να ελέγξουμε και την αποδοτικότητα τους αλλά και τις ομοιότητες-διαφορές που παρουσίασαν με τα κυκλώματα της 1^{ης} υλοποίησης.

Η πρώτη και δεύτερη υλοποίηση της πύλης OR:




Εικόνα 4.21: Η πρώτη υλοποίηση για την λογική πύλη OR




Εικόνα 4.22: Η δεύτερη υλοποίηση για την λογική πύλη OR

Η πρώτη και δεύτερη υλοποίηση της πύλης AND:



Εικόνα 4.23: Η πρώτη υλοποίηση για την λογική πύλη AND



Εικόνα 4.24: Η δεύτερη υλοποίηση της λογικής πύλης AND

Τα αποτελέσματα των προσομοιώσεων για την 2^η υλοποίηση της πύλης OR:

$J_{SI}=8.65 \cdot 10^{-12} \text{ A/cm}^2$		$R=10\text{G}\Omega$	$R=10\text{M}\Omega$	$R=100\text{k}\Omega$
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0,811	1	1
0	1	0,983	1	1
1	0	0,983	1	1
1	1	1	1	1

Πίνακας 4.20: Πίνακας αποτελεσμάτων της 2^{ης} υλοποίησης της πύλης OR για $J_{SI} \approx 10^{-11} \text{ A/cm}^2$

$J_{SI}=8.65 \cdot 10^{-12} \text{ A/cm}^2$		$R=10\text{G}\Omega$	$R=10\text{M}\Omega$	$R=100\text{k}\Omega$
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση
0	0	81%	100%	100%
0	1	1,7%	100%	100%
1	0	1,7%	100%	100%
1	1	0,0%	100%	100%

Πίνακας 4.21: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2^η υλοποίηση της πύλης OR με $J_{SI} \approx 10^{-11} \text{ A/cm}^2$

Για την περίπτωση του $J_{SI}=8.65 \cdot 10^{-12} \text{ A/cm}^2$, που είναι και η αρχική τιμή της λογικής διάταξης μας, η αλλαγή στην τάση πόλωσης διακόπτει εντελώς την ορθή λειτουργία της λογικής πύλης OR. Η τάση εξόδου παραμένει σταθερή στο 1Volt ακόμα και για

εισόδους (V_{IN1} , V_{IN2}) = (0,0) V εμφανίζοντας 100% απόκλιση από την επιθυμητή τιμή. Παρ' όλα αυτά συνεχίσαμε την μελέτη μας:

$J_{S2}=8.65 \cdot 10^{-10} \text{ A/m}^2$		$R=10\text{G}\Omega$	$R=1\text{G}\Omega$	$R=430\text{M}\Omega$	$R=100\text{M}\Omega$
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0,001	0,021	0,256	0,827
0	1	0,982	0,982	0,982	0,984
1	0	0,982	0,982	0,982	0,984
1	1	1	1	1	1

Πίνακας 4.22: Πίνακας αποτελεσμάτων της 2^{ης} υλοποίησης της πύλης OR για $J_{S2} \approx 10^{-9} \text{ A/cm}^2$

$J_{S2}=8.65 \cdot 10^{-10} \text{ A/cm}^2$		$R=10\text{G}\Omega$	$R=1\text{G}\Omega$	$R=430\text{M}\Omega$	$R=100\text{M}\Omega$
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0%	2%	26%	83%
0	1	1,8%	1,8%	1,8%	1,6%
1	0	1,8%	1,8%	1,8%	1,6%
1	1	0,0%	0,0%	0,0%	0,0%

Πίνακας 4.23: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2^η υλοποίηση της πύλης OR με $J_{S2} \approx 10^{-9} \text{ A/cm}^2$

$J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$		$R=10\text{G}\Omega$	$R=1\text{G}\Omega$	$R=100\text{M}\Omega$	$R=10\text{M}\Omega$	$R=5\text{M}\Omega$	$R=4\text{M}\Omega$	$R=1\text{M}\Omega$
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0	0,022	0,139	0,308	0,827
0	1	0,982	0,982	0,982	0,982	0,983	0,983	0,985
1	0	0,982	0,982	0,982	0,982	0,983	0,983	0,985
1	1	1	1	1	1	1	1	1

Πίνακας 4.24: Πίνακας αποτελεσμάτων απωλειών τάσης εξόδου για την 2^η υλοποίηση της πύλης OR με $J_{S3} \approx 10^{-7} \text{ A/cm}^2$

$J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$		$R=10\text{G}\Omega$	$R=10\text{G}\Omega$	$R=100\text{M}\Omega$	$R=10\text{M}\Omega$	$R=5\text{M}\Omega$	$R=4\text{M}\Omega$	$R=1\text{M}\Omega$
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0%	0%	0%	2%	14%	31%	83%
0	1	1,8%	1,8%	1,8%	1,8%	1,7%	1,7%	1,5%
1	0	1,8%	1,8%	1,8%	1,8%	1,7%	1,7%	1,5%
1	1	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%

Πίνακας 4.25: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2^η υλοποίηση της πύλης OR με $J_{S3} \approx 10^{-7} \text{ A/cm}^2$

Για τις υπόλοιπες δύο τιμές πυκνότητας ρεύματος κορεσμού, $J_{S2}=8.65 \cdot 10^{-10} \text{ A/cm}^2$ και $J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$, η 2^η υλοποίηση της λογικής πύλης λειτούργησε σωστά ωστόσο για πολύ μικρότερο εύρος τιμών αντίστασης R από ότι η 1^η υλοποίηση. Πιο αναλυτικά, για την περίπτωση που $J_{S2}=8.65 \cdot 10^{-10} \text{ A/cm}^2$ η λογική πύλη αποδείχθηκε αποδοτική (απώλειες $\leq 250 \text{ mV}$) μέχρι την τιμή $R=430 \text{ M}\Omega$ ενώ για $J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$ η αποδοτική λειτουργία διήρκησε έως $R \approx 4 \text{ M}\Omega$. Για αυτές τις τιμές της αντίστασης R, ή για κοντινές σε αυτές, η 2^η υλοποίηση της πύλης ξεκίνησε να παρουσιάζει απόκλιση από τις επιθυμητές εξόδους σε ποσοστό μεγαλύτερο ή ίσο του 25%. Στη συνέχεια, για μικρότερες τιμές της αντίστασης η έξοδος και των δύο περιπτώσεων J_S για τιμές εισόδου $(V_{IN1}, V_{IN2}) = (1,0), (1,0)$ και $(1,1) \text{ V}$ παρέμεινε σταθερή σε χαμηλές τιμές ενώ για $(V_{IN1}, V_{IN2}) = (0,0) \text{ V}$ εμφάνισε 100% απόκλιση από την επιθυμητή τιμή, τα 0V.

Για την 2^η υλοποίηση της λογικής πύλης AND:

$J_{S1}=8.65 \cdot 10^{-12} \text{ A/cm}^2$		$R=10 \text{ G}\Omega$	$R=1 \text{ G}\Omega$	$R=100 \text{ M}\Omega$
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0
0	1	0,017	0	0
1	0	0,017	0	0
1	1	0,189	0	0

Πίνακας 4.26: Πίνακας αποτελεσμάτων απόκλισης όπως τάσης εξόδου για την 2^η υλοποίηση της πύλης AND με $J_{S1} \approx 10^{-11} \text{ A/cm}^2$

$J_{S1}=8.65 \cdot 10^{-12} \text{ A/cm}^2$		$R=10 \text{ G}\Omega$	$R=1 \text{ G}\Omega$	$R=100 \text{ M}\Omega$
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0%	0%	0%
0	1	1,7%	0,0%	0,0%
1	0	1,7%	0,0%	0,0%
1	1	81,1%	100,0%	100,0%

Πίνακας 4.27: Πίνακας αποτελεσμάτων απόκλισης όπως τάσης εξόδου για την 2^η υλοποίηση της πύλης AND με $J_{S1} \approx 10^{-11} \text{ A/cm}^2$

Σε αντιστοιχία με την περίπτωση της λογικής πύλης OR για $(V_{IN1}, V_{IN2}) = (0,0) \text{ V}$ η 2^η υλοποίηση της λογικής πύλης AND εμφανίζει πολύ σημαντική απόκλιση για τιμές εισόδου $(V_{IN1}, V_{IN2}) = (1,1) \text{ V}$. Ακόμη και για $R = 10 \text{ G}\Omega$, τιμή που όπως αποδείχθηκε στις προηγούμενες ενότητες αντιστοιχεί στις χαμηλότερες απώλειες, παρατηρείται πλήρης αποτυχία της λογικής λειτουργίας της 2^{ης} υλοποίησης.

Για τις υπόλοιπες τιμές πυκνότητας ρεύματος κορεσμού:

$J_{S2}=8.65 \cdot 10^{-10} \text{ A/cm}^2$		$R=10 \text{ G}\Omega$	$R=1 \text{ G}\Omega$	$R=430 \text{ M}\Omega$	$R=100 \text{ M}\Omega$
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0	0

0	1	0,018	0,018	0,017	0,016
1	0	0,018	0,018	0,017	0,016
1	1	1	0,978	0,746	0,173

Πίνακας 4.28: Πίνακας αποτελεσμάτων της 2^{ης} υλοποίησης της πύλης OR για $J_{S2} \approx 10^{-9} \text{ A/cm}^2$

$J_{S2} = 8.65 \cdot 10^{-10} \text{ A/cm}^2$		R=10GΩ	R=1GΩ	R=430MΩ	R=100MΩ
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	-0	0%	0%	0%	0%
0	1	1,8%	1,8%	1,7%	1,6%
1	0	1,8%	1,8%	1,7%	1,6%
1	1	0,0%	2,2%	25,4%	82,7%

Πίνακας 4.29: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2^η υλοποίηση της πύλης AND με $J_{S2} \approx 10^{-9} \text{ A/cm}^2$

$J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=5MΩ	R=4MΩ	R=1MΩ
Vin1 (V)	Vin2 (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)	Vout (V)
0	0	0	0	0	0	0	0	0
0	1	0,018	0,018	0,018	0,018	0,017	0,017	0,016
1	0	0,018	0,018	0,018	0,018	0,017	0,017	0,016
1	1	1	1	1	0,978	0,891	0,692	0,173

Πίνακας 4.30: Πίνακας αποτελεσμάτων τάσης εξόδου της 2^{ης} υλοποίησης της πύλης AND για $J_{S3} \approx 10^{-7} \text{ A/cm}^2$


$J_{S3}=8.65 \cdot 10^{-8} \text{ A/cm}^2$		R=10GΩ	R=1GΩ	R=100MΩ	R=10MΩ	R=5MΩ	R=4MΩ	R=1MΩ
Vin1 (V)	Vin2 (V)	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση	Απόκλιση
0	0	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%	0,0%
0	1	1,8%	1,8%	1,8%	1,8%	1,7%	1,7%	1,6%
1	0	1,8%	1,8%	1,8%	1,8%	1,7%	1,7%	1,6%
1	1	0,0%	0,0%	0,0%	2,2%	10,9%	30,8%	82,7%

Πίνακας 4.31: Πίνακας αποτελεσμάτων απόκλισης της τάσης εξόδου για την 2^η υλοποίηση της πύλης AND με $J_{S3} \approx 10^{-7} \text{ A/cm}^2$


Όμοια με την 2^η υλοποίηση της πύλης OR, για J_{S2} και J_{S3} η 2^η υλοποίηση της πύλης AND παρουσίασε ορθή λειτουργία για περιορισμένο εύρος τιμών αντίστασης R και εμφάνισε τις μεγαλύτερες τιμές απόκλισης της για $(V_{IN1}, V_{IN2}) = (1,1) \text{ V}$. Επιπλέον, σε απόλυτη αντιστοιχία και πάλι, η νέα υλοποίηση της πύλης AND για $J_{S2} = 8.65 \cdot 10^{-10} \text{ A/cm}^2$ ξεκινάει να εμφανίζει απόκλιση 25% από την αναμενόμενη τιμή όταν $R = 430 \text{ M}\Omega$ ενώ για $J_{S3} = 8.65 \cdot 10^{-8} \text{ A/cm}^2$ και $R = 4 \text{ M}\Omega$ η απόκλιση έχει ήδη φτάσει

το 31%. Για μικρότερες τιμές αντίστασης η έξοδος της δεύτερης υλοποίησης της πύλης AND παραμένει σταθερή στα 0V για $(V_{IN1}, V_{IN2}) = (1,1)$ V και συνεχίζει να εμφανίζει χαμηλές τιμές απόκλισης για $(V_{IN1}, V_{IN2}) = (0,1)$, $(1,0)$ και $(0,0)$ V, συνεπώς η έξοδος της πύλης παραμένει σταθερή στα 0V.


Τελικό συμπέρασμα της διερεύνησης αποτέλεσε ότι, για την αρχική τιμή της πυκνότητας ρεύματος κορεσμού J_{S1} , η μεταβολή της τάσης πόλωσης επηρέασε αρνητικά τη λειτουργία και των δύο λογικών πυλών, οδηγώντας σε πλήρη απώλεια της ορθής λογικής συμπεριφοράς. Αντιθέτως, για J_{S2} και J_{S3} , οι δεύτερες υλοποιήσεις των λογικών πυλών διατήρησαν παρόμοια απόδοση με τις αρχικές στο πλαίσιο ενός συγκεκριμένου εύρους τιμών της αντίστασης R όπως φαίνεται στις παρακάτω εικόνες.




Εικόνα 4.25: Σύγκριση αποτελεσμάτων για την 1^η και 2^η υλοποίηση των λογικών πυλών στο περιορισμένο εύρος λειτουργίας της δεύτερης




Εικόνα 4.26: : Σύγκριση αποτελεσμάτων για την 1^η και 2^η υλοποίηση των λογικών πυλών στο περιορισμένο εύρος λειτουργίας της δεύτερης




Εικόνα 4.27: Σύγκριση αποτελεσμάτων για την 1^η και 2^η υλοποίηση της πύλης AND για $(V_{in1}, V_{in2}) = (0,0)$ και $(1,1) \text{ V}$



Εικόνα 4.28: Σύγκριση αποτελεσμάτων για την 1^η και 2^η υλοποίηση της πύλης AND για (V_{in1}, V_{in2}) = (0,0) και (1,1) V



Εικόνα 4.29: Σύγκριση αποτελεσμάτων για την 1^η και 2^η υλοποίηση της πύλης OR για (V_{in1}, V_{in2}) = (0,0) και (1,1) V



Εικόνα 4.30: Σύγκριση αποτελεσμάτων για την 1^η και 2^η υλοποίηση της πύλης OR για $(Vin1, Vin2) = (0,0)$ και $(1,1)$ V

Για τιμές της αντίστασης εκτός αυτού του εύρους, η αποδοτικότητα των πυλών μειώθηκε σημαντικά, γεγονός που αναδεικνύει την μεγαλύτερη ευαισθησία των κυκλωμάτων της δεύτερης υλοποίησης στην μεταβολή της R σε σύγκριση με αυτά της πρώτης.

Συνολικά, διαπιστώνεται ότι η υλοποίηση κυκλωμάτων λογικών πυλών με χρήση της προτεινόμενης λογικής διάταξης ως βασικό στοιχείο προσφέρει δύο ακόμη σημαντικά πλεονεκτήματα. Εξηγήσαμε προηγουμένως ότι από την πρώτη υλοποίηση επιτεύχθηκε σημαντική μείωση της κατανάλωσης ενέργειας, καθώς τα κυκλώματα λειτουργούσαν με τάση πόλωσης 1 V αντί των 5 V που χρησιμοποιούνται στις τωρινές τεχνολογίες. Η παραπάνω διερεύνηση απέδειξε ότι με την κατάλληλη επιλογή της πυκνότητας ρεύματος κορεσμού (J_S) και της αντίστασης R, καθίσταται δυνατή η υλοποίηση των λογικών πυλών AND και OR χωρίς την ανάγκη εξωτερικής πόλωσης.

Πιο συγκεκριμένα, παρατηρήθηκε ότι για τις ακόλουθες τιμές παραμέτρων:

- Πυκνότητα ρεύματος κορεσμού $J_S = 10^{-9}$ A/cm² και αντίσταση $R \geq 430$ MΩ
- Πυκνότητα ρεύματος κορεσμού $J_S = 10^{-7}$ A/cm² και αντίσταση $R \geq 4$ MΩ

Οι λογικές πύλες εξακολουθούν να λειτουργούν ορθά, εξασφαλίζοντας ακόμη χαμηλότερη κατανάλωση ισχύος λόγω της απουσίας τάσης πόλωσης. Συνεπώς, σε σύγκριση με την υλοποίηση λογικών πυλών χρησιμοποιώντας απλές/μονές διόδους, η υλοποίηση με χρήση της προτεινόμενης λογικής διάταξης προσφέρει δύο τρόπους υλοποίησης για την κάθε λογική πύλη, AND και OR και την δυνατότητα μη χρήσης πόλωσης.

Κεφάλαιο 5: Συμπεράσματα

Συνοψίζοντας, στην παρούσα εργασία μελετήθηκε διεξοδικά το θεωρητικό υπόβαθρο και τα λειτουργικά χαρακτηριστικά της πρωτοποριακής λογικής διάταξης που προτείνεται. Αποδείχθηκε ότι, με την κατάλληλη επιλογή διόδων, η λογική διάταξη Back-to-Back διόδων παρουσιάζει ωφέλιμα χαρακτηριστικά εξόδου, τα οποία την καθιστούν κατάλληλη για χρήση σε κυκλώματα υλοποίησης λογικών πυλών. Η προτεινόμενη διάταξη συνδυάζει μια σειρά από σημαντικά πλεονεκτήματα έναντι των συμβατικών διατάξεων δύο ακροδεκτών που συνήθως αποτελούνται από μία μονή δίοδο. Αρχικά, οι δύο διακριτές στάθμες ρεύματος εξόδου προσδίδουν βελτιωμένη διακοπτική ικανότητα και αυξημένη αντοχή σε θορύβους και διακυμάνσεις τάσης. Στη συνέχεια, η πρωτοποριακή αξιοποίηση της Back-to-Back συνδεσμολογίας έχει ως αποτέλεσμα την χαμηλότερη πτώση τάσης στα άκρα της και μειωμένες απαιτήσεις εξωτερικής πόλωσης. Τα χαρακτηριστικά αυτά εξασφαλίζουν σταθερή και αποδοτική λειτουργία, συμβάλλοντας στη δημιουργία κυκλωμάτων υλοποίησης λογικών πυλών με μεγαλύτερη ακρίβεια αποτελεσμάτων, χαμηλότερες απώλειες ισχύος και ανθεκτικότητα στο θόρυβο δίχως να θυσιάζεται η απλότητα δομής που χαρακτηρίζει τις διατάξεις δύο ακροδεκτών. Συνολικά, η μελέτη κατέδειξε ότι η προτεινόμενη λογική διάταξη υπερέχει σαφώς έναντι των παραδοσιακών αρχιτεκτονικών Diode Logic, επιβεβαιώνοντας τη λειτουργική και ενεργειακή της υπεροχή και ανοίγοντας προοπτικές για περαιτέρω έρευνα και αξιοποίησή της σε πιο σύνθετα λογικά ή μικροηλεκτρονικά κυκλώματα στο μέλλον.

Βιβλιογραφία

- [1] A. Todri-Sanial, J. Dijon, and A. Maffucci, *Carbon Nanotubes for Interconnects*. Springer, 2016.
- [2] A. Grill, S. M. Gates, T. E. Ryan, S. V. Nguyen, and D. Priyadarshini, “Progress in the development and understanding of advanced low k and ultralow k dielectrics for very large-scale integrated interconnects—State of the art,” *Applied Physics Reviews*, vol. 1, no. 1, p. 011306, Mar. 2014, doi: <https://doi.org/10.1063/1.4861876>.
- [3] X. Chen *et al.*, “Fully Integrated Graphene and Carbon Nanotube Interconnects for Gigahertz High-Speed CMOS Electronics,” *IEEE Transactions on Electron Devices*, vol. 57, no. 11, pp. 3137–3143, Nov. 2010, doi: <https://doi.org/10.1109/ted.2010.2069562>.
- [4] J. Wang *et al.*, “A Short Review of Through-Silicon via (TSV) Interconnects: Metrology and Analysis,” *Applied Sciences*, vol. 13, no. 14, p. 8301, Jan. 2023, doi: <https://doi.org/10.3390/app13148301>.
- [5] H. Mekawey, M. Elsayed, Y. Ismail, and M. A. Swillam, “Optical Interconnects Finally Seeing the Light in Silicon Photonics: Past the Hype,” *Nanomaterials*, vol. 12, no. 3, p. 485, Jan. 2022, doi: <https://doi.org/10.3390/nano12030485>.
- [6] Z. Zhong *et al.*, “Reconfigurable logic circuits and rectifier based on two-terminal ionic homojunctions,” *Device*, vol. 3, no. 5, p. 100712, May 2025, doi: <https://doi.org/10.1016/j.device.2025.100712>.
- [7] B. Sabbagh, N. E. Fraiman, A. Fish, and Gilad Yossifon, “Designing with Iontronic Logic Gates—From a Single Polyelectrolyte Diode to an Integrated Ionic Circuit,” *ACS Applied Materials & Interfaces*, vol. 15, no. 19, pp. 23361–23370, Apr. 2023, doi: <https://doi.org/10.1021/acsami.3c00062>.
- [8] J. S. Friedman, N. Rangaraju, Y. I. Ismail, and B. W. Wessels, “A Spin-Diode Logic Family,” *IEEE Transactions on Nanotechnology*, vol. 11, no. 5, pp. 1026–1032, Sep. 2012, doi: <https://doi.org/10.1109/tnano.2012.2211892>.
- [9] Z. Luo and X. Zhang, “Magnetic logic based on diode-assisted magnetoresistance,” *AIP Advances*, vol. 7, no. 5, Jan. 2017, doi: <https://doi.org/10.1063/1.4975046>.
- [10] J. S. Friedman, Nikhil Rangaraju, Y. I. Ismail, and B. W. Wessels, “InMnAs magnetoresistive spin-diode logic,” pp. 209–214, May 2012, doi: <https://doi.org/10.1145/2206781.2206833>.
- [11] A. G. Khitun, A. K. Geremew, and A. A. Balandin, “Transistor-Less Logic Circuits Implemented With 2-D Charge Density Wave Devices,” *IEEE Electron*

Device Letters, vol. 39, no. 9, pp. 1449–1452, Sep. 2018, doi: <https://doi.org/10.1109/led.2018.2858244>.

- [12] B. Courivaud, N. Nolhier, G. Ferru, M. Bafleur and F. Caignet, "Novel 3D back-to-back diodes ESD protection," *Electrical Overstress/Electrostatic Discharge Symposium Proceedings 2014*, Tucson, AZ, USA, 2014, pp. 1-8.
- [13] J. A. Cloninger *et al.*, "A back-to-back diode model applied to van der Waals Schottky diodes," *Journal of Physics Condensed Matter*, vol. 36, no. 45, pp. 455301–455301, Jul. 2024, doi: <https://doi.org/10.1088/1361-648x/ad69ef>.
- [14] J.C. Rosas-Caro, J. M. Ramirez, and A. Valderrabano, "Voltage balancing in DC/DC multilevel boost converters," Sep. 2008, doi: <https://doi.org/10.1109/naps.2008.5307298>.
- [15] S. M. Sze, *Semiconductor devices : Physics and technology*. New Delhi: Wiley India, 2009.
- [16] J. Abdullayev and I. B. Sapaev, "Factors Influencing the Ideality Factor of Semiconductor p-n and p-i-n Junction Structures at Cryogenic Temperatures," *East European Journal of Physics*, no. 4, pp. 329–333, Dec. 2024, doi: <https://doi.org/10.26565/2312-4334-2024-4-37>.
- [17] M. El-Tahchi, A. Khoury, M. De Labardonnie, P. Mialhe, and F. Pelanchon, "Degradation of the diode ideality factor of silicon n–p junctions," *Solar Energy Materials and Solar Cells*, vol. 62, no. 4, pp. 393–398, Jun. 2000, doi: [https://doi.org/10.1016/s0927-0248\(99\)00171-3](https://doi.org/10.1016/s0927-0248(99)00171-3).
- [18] A. Bobby, N. Shiwakoti, and B. K. Antony, "Theoretical and experimental analysis of barrier distribution in nearly ideal Schottky diodes," *AIP Conference Proceedings*, vol. 1667, p. 110001, 2015, doi: <https://doi.org/10.1063/1.4918057>.
- [19] M. T. Islam and Hasan Efeoglu, "Temperature-Dependent I–V Characteristics of Schottky Diodes: A Comprehensive Review of Barrier Height, Ideality Factor, and Series Resistance," *Journal of Electronic Materials*, Oct. 2025, doi: <https://doi.org/10.1007/s11664-025-12432-2>.
- [20] İlke Taşcıoğlu, Umut Aydemir, and Şemsettin Altındal, "The explanation of barrier height inhomogeneities in Au/n-Si Schottky barrier diodes with organic thin interfacial layer," *Journal of Applied Physics*, vol. 108, no. 6, Sep. 2010, doi: <https://doi.org/10.1063/1.3468376>.
- [21] S. Mahato and J. Puigdollers, "Temperature dependent current-voltage characteristics of Au/n-Si Schottky barrier diodes and the effect of transition metal oxides as an interface layer," *Physica B: Condensed Matter*, vol. 530, pp. 327–335, Feb. 2018, doi: <https://doi.org/10.1016/j.physb.2017.10.068>.

- [22] M. K. Hudait and S. B. Krupanidhi, “Doping dependence of the barrier height and ideality factor of Au/n-GaAs Schottky diodes at low temperatures,” *Physica B: Condensed Matter*, vol. 307, no. 1–4, pp. 125–137, Dec. 2001, doi: [https://doi.org/10.1016/s0921-4526\(01\)00631-7](https://doi.org/10.1016/s0921-4526(01)00631-7).
- [23] P. Wangyang *et al.*, “Advances in Schottky parameter extraction and applications,” *Journal of Materials Science & Technology*, vol. 218, pp. 317–335, Sep. 2024, doi: <https://doi.org/10.1016/j.jmst.2024.08.037>.
- [24] M. Lyakas, R. Zaharia, and M. Eizenberg, “Analysis of nonideal Schottky and p - n junction diodes—Extraction of parameters from I - V plots,” *Journal of Applied Physics*, vol. 78, no. 9, pp. 5481–5489, Nov. 1995, doi: <https://doi.org/10.1063/1.359664>.
- [25] V. Mikhelashvili *et al.*, “On the extraction of linear and nonlinear physical parameters in nonideal diodes,” *Journal of applied physics*, vol. 85, no. 9, pp. 6873–6883, May 1999, doi: <https://doi.org/10.1063/1.370206>.
- [26] D. Neamen, *Semiconductor Physics And Devices*. McGraw-Hill Science/Engineering/Math, 2003.
- [27] Z. Zhong *et al.*, “Reconfigurable logic circuits and rectifier based on two-terminal ionic homojunctions,” *Device*, vol. 3, no. 5, p. 100712, May 2025, doi: <https://doi.org/10.1016/j.device.2025.100712>.
- [28] A. G. Khitun, A. K. Geremew, and A. A. Balandin, “Transistor-Less Logic Circuits Implemented With 2-D Charge Density Wave Devices,” *IEEE Electron Device Letters*, vol. 39, no. 9, pp. 1449–1452, Sep. 2018, doi: <https://doi.org/10.1109/led.2018.2858244>.