Αποδοτική Σχεδίαση Τροποποιημένων Srt Αλγορίθμων Και Προσομοίωση Κατόπιν Σύνθεσής Τους

Abstract

Η παρούσα διπλωματική εργασία, αφορά την διερεύνηση και υλοποίηση αποδοτικών αλγορίθμων διαίρεσης. Αρχικά, αναπτύσσεται η θεωρία της διαίρεσης, και των αλγορίθμων υλοποίησής της σε ψηφιακά συστήματα. Ακολουθεί η περιγραφή δύο σχεδίων, που χρησιμοποιούν διαφοροποιήσεις του αλγόριθμου SRT με βάση το 2, και επιλέχθηκαν από τη βιβλιογραφία ως αναφορές, ενώ αναπτύσσεται μία επιπλέον διαφοροποίηση του SRT, για τις ανάγκες της εργασίας.Η πρώτη εργασία, εστιάζει στην άμεση εκκίνηση της πράξης σε κάθε επαναληπτικό βήμα, και τον παράλληλο υπολογισμό του ψηφίου πηλίκου και του σήματος επιλογής για τους πολυπλέκτες. Το κρίσιμο μονοπάτι της δεύτερης εργασίας, περιλαμβάνει μία σχετικά δύσκολη απόφαση του ψηφίου πηλίκου, μία εν συνεχεία γρήγορη παραγωγή του ακριβούς πολλαπλάσιου του διαιρέτη, και τέλος την εκτέλεση της πράξης. Συνεπώς, δεν χρησιμοποιεί πολυπλέκτες. Το σχέδιο που αναπτύχθηκε, υπολογίζει τα πρώτα δύο bits της RSD αναπαράστασης σε συμπλήρωμα ως προς δύο. Ακόμα, χρησιμοποιεί ταυτόχρονα τους κανόνες επιλογής του SRT και του non-Restoring, απλοποιώντας περαιτέρω την απόφαση του ψηφίου πηλίκου. Κατά συνέπεια, απλοποιείται σημαντικά και ο ακριβής υπολογισμός του πολλαπλάσιου του διαιρέτη, και αποφεύγεται έτσι η χρήση σειράς από πολυπλέκτες. Λόγω της υβριδικής αναπαράστασης, ο αλγόριθμος δεν κινδυνεύει από υπερχείλιση αναπαράστασης, αλλά απαιτείται η διάδοση κρατουμένου κατά μήκος 2 bits.Τέλος, τα τρία σχέδια αναλύθηκαν θεωρητικά, και στη συνέχεια υλοποίηθηκαν στη γλώσσα Verilog με μεταβλητό μήκος ορισμάτων. Ακολούθησε η σύνθεση και προσομοίωσή τους σε ASIC, σε τεχνολογία 65nm της TSMC, και η σύγκριση των μετρήσεων με σκοπό την εύρεση της αποδοτικότερης υλοποίησης.