Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/13343
Full metadata record
DC FieldValueLanguage
dc.contributor.authorΓοζαδίνος Φίλιππος-
dc.date.accessioned2018-07-23T09:05:35Z-
dc.date.available2018-07-23T09:05:35Z-
dc.date.issued2017-8-1-
dc.date.submitted2012-10-1-
dc.identifier.urihttp://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/13343-
dc.description.abstractΣτην παρούσα διπλωματική εργασία παρουσιάζεται η σχεδίαση ενός CMOS RF front-end δέκτη, για το δίκτυο του Long Term Evolution (LTE)/4G, χρησιμοποιώντας την αρχιτεκτονική Direct Conversion. Η συχνότητα λειτουργίας είναι τα 2.7GHz. Γίνεται σχεδίαση των τριών βασικών σταδίων, τα οποία είναι ο ενισχυτής χαμηλού θορύβου (LNA), ο μίκτης και ένα τυπικό φίλτρο ενός πόλου με πραγματικό Opamp. Η σχεδίαση πραγματοποιείται με την επαγγελματική πλατφόρμα Cadence Virtuoso και σε τεχνολογία TSMC 90nm. Το συνολικό κέρδος της αλυσίδας είναι 45.6 dB, ενώ πετυχαίνουμε -22.58 dBm IIP3. To Noise Figure είναι στα 1.75 dB, ενώ το 1-dB Compression Point είναι στα -34.5 dBm.-
dc.languageGreek-
dc.subjectενισχυτής χαμηλού θορύβου-
dc.subjectμίκτης-
dc.subjectτελεστικός ενισχυτής-
dc.subjectdirect conversion αρχιτεκτονική-
dc.subjectδέκτης-
dc.subjectσχεδίαση-
dc.subjectcadence virtuoso-
dc.titleΣχεδίαση Direct Conversion Δέκτη Στη Μπάντα Των 2.7ghz Του Δικτύου Lte/4g Σε Τεχνολογία Tsmc90nm-
dc.typeDiploma Thesis-
dc.description.pages81-
dc.contributor.supervisorΣωτηριάδης Παύλος - Πέτρος-
dc.departmentΤομέας Επικοινωνιών, Ηλεκτρονικής & Συστημάτων Πληροφορικής-
dc.organizationΕΜΠ, Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών-
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File SizeFormat 
DT2017-0001.pdf6.5 MBAdobe PDFView/Open


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.