Please use this identifier to cite or link to this item:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/13638
Title: | Μελέτη Και Αξιολόγηση Του Hardware Transactional Memory Για Παραλληλοποίηση Skip Lists |
Authors: | Μάριος Καρδαράς Κοζύρης Νεκτάριος |
Keywords: | hardware transactional memory παράλληλες δομές δεδομένων ουρές προτεραιότητας skip list spray list |
Issue Date: | 10-Nov-2017 |
Abstract: | Τα τελευταία χρόνια η ανάγκη για εργαλεία που διευκολύνουν τον παράλληλο προγραμματισμό έχει φέρει το Transactional Memory (TM) στο προσκήνιο. Το ΤΜ απλοποιεί την παραλληλοποίηση πολύπλοκων δομών δεδομένων, όπως Skip Lists, δέντρα, πίνακες κατακερματισμού, κλπ. Στη παρούσα διπλωματική υλοποιούμε παράλληλες δομές δεδομένων Skip List χρησιμοποιώντας Hardware Transactional Memory (ΗΤΜ). Τις μελετάμε πειραματικά και τις συγκρίνουμε με υλοποιήσεις που βασίζονται σε Lock-Based και Lock-Free τεχνικές. Από τη μελέτη αυτή βγάζουμε συμπεράσματα τόσο σε σχέση με την εφαρμογή διαφόρων τεχνικών HTM σε δομές δεδομένων και ουρές προτεραιότητας Skip List, όσο και για την επίδραση που έχουν ορισμένες παράμετροι όπως το Hyper-Threading ή ένα σύστημα NUMA στην λειτουργία HTM υλοποιήσεων. Τέλος, τα αποτελέσματα αναδεικνύουν πλεονεκτήματα και μειονεκτήματα της HTM εκδοχής σε σχέση με τις άλλες τεχνικές καθώς και περιοχές εφαρμογής όπου η HTM υλοποίηση υπερέχει έως και 250% σε απόδοση συγκριτικά με τις υπόλοιπες. |
URI: | http://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/13638 |
Appears in Collections: | Διπλωματικές Εργασίες - Theses |
Files in This Item:
File | Size | Format | |
---|---|---|---|
DT2017-0298.pdf | 1.86 MB | Adobe PDF | View/Open |
Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.