Παρακαλώ χρησιμοποιήστε αυτό το αναγνωριστικό για να παραπέμψετε ή να δημιουργήσετε σύνδεσμο προς αυτό το τεκμήριο:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/13638
Τίτλος: | Μελέτη Και Αξιολόγηση Του Hardware Transactional Memory Για Παραλληλοποίηση Skip Lists |
Συγγραφείς: | Μάριος Καρδαράς Κοζύρης Νεκτάριος |
Λέξεις κλειδιά: | hardware transactional memory παράλληλες δομές δεδομένων ουρές προτεραιότητας skip list spray list |
Ημερομηνία έκδοσης: | 10-Νοε-2017 |
Περίληψη: | Τα τελευταία χρόνια η ανάγκη για εργαλεία που διευκολύνουν τον παράλληλο προγραμματισμό έχει φέρει το Transactional Memory (TM) στο προσκήνιο. Το ΤΜ απλοποιεί την παραλληλοποίηση πολύπλοκων δομών δεδομένων, όπως Skip Lists, δέντρα, πίνακες κατακερματισμού, κλπ. Στη παρούσα διπλωματική υλοποιούμε παράλληλες δομές δεδομένων Skip List χρησιμοποιώντας Hardware Transactional Memory (ΗΤΜ). Τις μελετάμε πειραματικά και τις συγκρίνουμε με υλοποιήσεις που βασίζονται σε Lock-Based και Lock-Free τεχνικές. Από τη μελέτη αυτή βγάζουμε συμπεράσματα τόσο σε σχέση με την εφαρμογή διαφόρων τεχνικών HTM σε δομές δεδομένων και ουρές προτεραιότητας Skip List, όσο και για την επίδραση που έχουν ορισμένες παράμετροι όπως το Hyper-Threading ή ένα σύστημα NUMA στην λειτουργία HTM υλοποιήσεων. Τέλος, τα αποτελέσματα αναδεικνύουν πλεονεκτήματα και μειονεκτήματα της HTM εκδοχής σε σχέση με τις άλλες τεχνικές καθώς και περιοχές εφαρμογής όπου η HTM υλοποίηση υπερέχει έως και 250% σε απόδοση συγκριτικά με τις υπόλοιπες. |
URI: | http://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/13638 |
Εμφανίζεται στις συλλογές: | Διπλωματικές Εργασίες - Theses |
Αρχεία σε αυτό το τεκμήριο:
Αρχείο | Μέγεθος | Μορφότυπος | |
---|---|---|---|
DT2017-0298.pdf | 1.86 MB | Adobe PDF | Εμφάνιση/Άνοιγμα |
Όλα τα τεκμήρια του δικτυακού τόπου προστατεύονται από πνευματικά δικαιώματα.