Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/14143
Title: Δοκιμή Λειτουργίας Συστήματος Λήψης Ακτινογραφίας Που Έχει Περιγραφεί Σε Vhdl
Authors: Τραχανάς Ηλίας
Πεκμεστζή Κιαμάλ
Keywords: vhdl
πρόγραμμα δοκιμής
fpga
ccd
ραδιολογία
ακτινογραφία
εξομοίωση
σένσορας
χρονισμός
δοκιμή
Issue Date: 14-Oct-2004
Abstract: Σκοπός της παρούσας διπλωματικής εργασίας είναι η δοκιμή και αξιολόγηση της επίδοσης και λειτουργικότητας ενός συστήματος λήψης ακτινογραφίας περιγεγραμμένου με τη γλώσσα περιγραφής υλικού VHDL κάτω από διάφορες περιπτώσεις και ποικίλες πειραματικές συνθήκες, οριακές και μη. Για τη πραγμάτωση του παραπάνω στόχου αναπτύχθηκε ένα πρόγραμμα δοκιμής και μία εξομοίωση σχεδιάστηκε προσεκτικά, αναπτύχθηκε και έτρεξε πολλαπλές φορές.Συγκεκριμένα, ο VHDL κώδικας περιγράφει τη λειτουργία ενός FPGA, το οποίο αποτελεί το κύριο κομμάτι μίας ηλεκτρονικής πλακέτας υπεύθυνης για την οδήγηση και τον έλεγχο ενός CCD σένσορα. Ο CCD σένσορας είναι η κύρια πηγή λήψης εικόνας μιας συσκευής ραδιολογίας (ακτινογραφικό μηχάνημα). Το FPGA είναι υπεύθυνο για την οδήγηση του CCD σένσορα. Αυτό περιλαμβάνει την παραγωγή των σημάτων χρονισμού του CCD και την μετατροπή των ψηφιοποιημένων σημάτων εξόδου του CCD σε μία συνεχή και σειριακή ροή δεδομένων, η οποία στη συνέχεια μεταδίδεται στον υπολογιστή του συστήματος.Κύρια λειτουργία του προγράμματος δοκιμής είναι να δέχεται επιθυμητές εισόδους από το χρήστη, να τις χορηγεί στον υπάρχων VHDL κώδικα και να καταγράφει όλα τα βοηθητικά σήματα και τα σήματα εξόδου. Η κύριο σήμα εξόδου είναι μία σειριακή-παράλληλη έξοδος από την οποία εξέρχεται μια ασπρόμαυρη (αποχρώσεων του γκρι) εικόνα, η οποία καταγράφηκε, εξετάστηκε και συγκρίθηκε με τις εικόνες που προέρχονται από το πραγματικό σύστημα και τις αναμενόμενες εικόνες εξόδου που παράχθηκαν επίσης από το πρόγραμμα δοκιμής.Σημαντική ήταν η προσπάθεια που έγινε προς τη κατεύθυνση της διατήρησης του προγράμματος δοκιμής όσο πιο γενικού όσο ήταν δυνατό με σκοπό την εξασφάλιση της λειτουργικότητας του κάτω από οποιεσδήποτε μέλλουσες συνθήκες, όπως για παράδειγμα πιθανή αλλαγή του κώδικα, ο οποίος βρίσκεται κάτω από δοκιμή, περαιτέρω ανάπτυξη του εξωτερικού περιβάλλοντος του FPGA (το οποίο επίσης εξομοιώθηκε) και οποιασδήποτε άλλης μεταβλητής του συστήματος. Στο τέλος της διαδικασίας δοκιμής βρέθηκαν συνθήκες, οι οποίες οδηγούν σε λάθη και / ή διακοπή της λειτουργίας του συστήματος και ποικίλες λύσεις περιγράφηκαν.
URI: http://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/14143
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File SizeFormat 
DT2004-0187.doc7.6 MBMicrosoft WordView/Open


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.