Υλοποίηση Επεξεργαστή Risc Σε Verilog

Abstract

Ο σκοπός της παρούσας διπλωματικής εργασίας ήταν η σχεδίαση ενός επεξεργαστή RISC στη γλώσσα περιγραφής υλικού Verilog. Η σχεδίαση του επεξεργαστή έγινε σταδιακά εισάγοντας βήμα-βήμα τα απαραίτητα υλικά για τη λειτουργία του. Στην πραγματικότητα, παρουσιάζονται τρεις διαφορετικές εκδοχές του επεξεργαστή, που κάθε μία αποτελεί τροποποίηση και συνάμα βελτίωση της προηγούμενης. Η πρώτη εκδοχή αφορά έναν επεξεργαστή ενός κύκλου ρολογιού ανά εντολή, η δεύτερη έναν επεξεργαστή πολλών κύκλων ανά εντολή και η τρίτη έναν επεξεργαστή που χρησιμοποιεί την τεχνική του pipelining. Επίσης, για τις δύο τελευταίες εκδοχές προτείνονται και παραμετροποιημένες εκδόσεις τους. Μετά τη θεωρητική σχεδίαση των διαφόρων εκδοχών του επεξεργαστή, γίνεται περιγραφή κάθε υλικού στη γλώσσα Verilog και η διασύνδεση των υλικών οδηγεί στην τελική υλοποίηση.Συγκεκριμένα, σχεδιάστηκε επεξεργαστής που αποτελεί υποσύνολο του επεξεργαστή MIPS. Υποστηρίζονται πέντε αριθμητικές-λογικές εντολές, δύο εντολές πρόσβασης στη μνήμη και δύο εντολές διακλάδωσης. Αρχικά, ο επεξεργαστής σχεδιάστηκε θεωρητικά εξηγώντας πώς πρέπει να συνδέονται τετριμμένα ή μη υλικά για να πραγματοποιηθεί η λειτουργικότητά του. Για τα μη τετριμμένα υλικά που χρησιμοποιήθηκαν περιγράφεται αναλυτικά η συμπεριφορά τους. Μετά τη θεωρητική σχεδίαση, κάθε υλικό περιγράφηκε στη γλώσσα Verilog HDL. Η ανάπτυξη του επεξεργαστή έγινε στην πλατφόρμα Xilinx ISE 6. Μετά την περιγραφή κάθε υλικού σε Verilog έγινε και η σύνθεση του. Σε κάθε βήμα ελέγχθηκε αν το υλικό που προέκυψε από τη συνθεση έχει την επιθυμητή συμπεριφορά. Τέλος, διασυνδέθηκαν κατάλληλα τα υλικά και λάβαμε την τελική μορφή του επεξεργαστή. Ο επεξεργαστής επίσης ελέγχθηκε κατά το δυνατό για την ορθή λειτουργία του.Η μεθοδολογία σχεδίασης επεξεργαστών που χρησιμοποιήθηκε και αναλύεται εκτενώς μπορεί να γίνει οδηγός για τη σχεδίαση και άλλων επεξεργαστών RISC. Ακόμα, ο συγκεκριμένος επεξεργαστής που αναπτύχθηκε μπορεί να υποστηρίξει και μεγαλύτερο ρεπερτόριο εντολών με ορισμένες τροποποιήσεις. Η σημασία της μεθοδολογίας έγκειται στο γεγονός ότι ξεκινώντας από τη θεωρητική σχεδίαση ενός επεξεργαστή βάσει του ρεπερτορίου εντολών του φθάνουμε μέχρι έναν πλήρως λειτουργικό επεξεργαστή. Τέλος, ενδιαφέροντα είναι και τα συμπεράσματα από τη σύγκριση της αποδοτικότητας ορισμένων τεχνικών σχεδίασης με έμφαση στην υπεροχή της τεχνικής pipelining.