Παρακαλώ χρησιμοποιήστε αυτό το αναγνωριστικό για να παραπέμψετε ή να δημιουργήσετε σύνδεσμο προς αυτό το τεκμήριο: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/14851
Τίτλος: Υλοποίηση Δρομολογητή Σε Υλικό
Συγγραφείς: Αντώνης - Παναγιώτης Μάνδηλας
Παπακωνσταντίνου Γεώργιος
Λέξεις κλειδιά: fpga
risc
soft-core
verilog
real time
rate monotonic scheduling
επεξεργαστής
καταχωρητής
προτεραιότητα
σύνθεση
χρονοδρομολόγηση
Ημερομηνία έκδοσης: 26-Ιου-2007
Περίληψη: Μετατροπή soft-core επεξεργαστή, για τη μεταφορά του Context-Switch σε επίπεδο υλικό. Προσθήκη προτεραιοτήτων σε κάθε διαδικασία προς εκτέλεση, έτσι ώστε ο επεξεργαστής να λειτουργεί σε ένα αυστηρό περιβάλλον πραγματικού χρόνου.
URI: http://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/14851
Εμφανίζεται στις συλλογές:Διπλωματικές Εργασίες - Theses

Αρχεία σε αυτό το τεκμήριο:
Αρχείο ΜέγεθοςΜορφότυπος 
DT2007-0092.pdf1.02 MBAdobe PDFΕμφάνιση/Άνοιγμα


Όλα τα τεκμήρια του δικτυακού τόπου προστατεύονται από πνευματικά δικαιώματα.