Υλοποίηση Δρομολογητή Σε Υλικό

Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/14851

Title:	Υλοποίηση Δρομολογητή Σε Υλικό
Authors:	Αντώνης - Παναγιώτης Μάνδηλας Παπακωνσταντίνου Γεώργιος
Keywords:	fpga risc soft-core verilog real time rate monotonic scheduling επεξεργαστής καταχωρητής προτεραιότητα σύνθεση χρονοδρομολόγηση
Issue Date:	26-Jul-2007
Abstract:	Μετατροπή soft-core επεξεργαστή, για τη μεταφορά του Context-Switch σε επίπεδο υλικό. Προσθήκη προτεραιοτήτων σε κάθε διαδικασία προς εκτέλεση, έτσι ώστε ο επεξεργαστής να λειτουργεί σε ένα αυστηρό περιβάλλον πραγματικού χρόνου.
URI:	http://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/14851
Appears in Collections:	Διπλωματικές Εργασίες - Theses

Files in This Item:

File	Size	Format
DT2007-0092.pdf	1.02 MB	Adobe PDF	View/Open