Μελέτη Αρχιτεκτονικών 2d Και 3d Mp-soc Και Υλοποίηση Σε Virtex Fpga

Abstract

Στόχος της παρούσας εργασίας είναι η δημιουργία Συστημάτων-σε-Ψηφίδα (System-on-a-Chip - SoC), με έναν ή περισσότερους επεξεργαστές. Οι σχεδιάσεις βασίστηκαν στον δημοφιλή επεξεργαστή LEON3 της Gaisler Research, η οποία προσφέρει εργαλεία για την αυτόματη γέννηση του RTL κώδικα, με τον οποίο παράγεται ο κώδικας VHDL της σχεδίασης. Στα πλαίσια της εργασίας, δημιουργήθηκαν σχεδιάσεις με έναν ή δύο επεξεργαστές LEON3, οι οποίες χρησιμοποιήθηκαν για υλοποίηση σε αναπτυξιακές πλατφόρμες FPGA, αλλά και την υλοποίηση σε τεχνολογία ASIC, σε επίπεδο φυσικής σχεδίασης, με χρήση βιβλιοθήκης τυποποιημένων κυττάρων, τεχνολογίας CMOS 90nm. Για την ανάπτυξη σχεδιάσεων του επεξεργαστή LEON3, καθώς και εφαρμογών για αυτόν, χρησιμοποιήθηκε εκτεταμένα το συνοδευτικό λογισμικό που παρέχεται από την Gaisler Research. Επίσης, διερευνήθηκε και μεθοδεύτηκε η δυνατότητα παρεμβολής στην αυτοματοποιημένη διαδικασία κώδικα VHDL, με σκοπό την εισαγωγή στην σχεδίαση νέων μονάδων, τον κώδικα των οποίων παρέχει ο χρήστης. Ακολούθως, σε υλοποίηση της σχεδίασης ενός επεξεργαστή LEON3 σε FPGA, έγινε η εγκατάσταση κατάλληλου λειτουργικού συστήματος. Η ροή εργασίας, που χρησιμοποιήθηκε στο πλαίσια της παρούσας εργασίας, μπορεί να αποτελέσει βάση για μελλοντικές ερευνητικές και ακαδημαϊκές δραστηριότητες. Τέλος, η ροής σχεδίασης επεκτάθηκε σε τεχνολογίες 3D ASIC, με την προοπτική της δημιουργίας αλγορίθμου χωροθέτησης στις τεχνολογίες αυτές.