Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/15562
Full metadata record
DC FieldValueLanguage
dc.contributor.authorΓεώργιος Φαλδαμής
dc.date.accessioned2018-07-23T16:06:24Z-
dc.date.available2018-07-23T16:06:24Z-
dc.date.issued2009-11-4
dc.date.submitted2009-12-29
dc.identifier.urihttp://artemis-new.cslab.ece.ntua.gr:8080/jspui/handle/123456789/15562-
dc.description.abstractΣτόχος της παρούσας εργασίας είναι η δημιουργία Συστημάτων-σε-Ψηφίδα (System-on-a-Chip - SoC), με έναν ή περισσότερους επεξεργαστές. Οι σχεδιάσεις βασίστηκαν στον δημοφιλή επεξεργαστή LEON3 της Gaisler Research, η οποία προσφέρει εργαλεία για την αυτόματη γέννηση του RTL κώδικα, με τον οποίο παράγεται ο κώδικας VHDL της σχεδίασης. Στα πλαίσια της εργασίας, δημιουργήθηκαν σχεδιάσεις με έναν ή δύο επεξεργαστές LEON3, οι οποίες χρησιμοποιήθηκαν για υλοποίηση σε αναπτυξιακές πλατφόρμες FPGA, αλλά και την υλοποίηση σε τεχνολογία ASIC, σε επίπεδο φυσικής σχεδίασης, με χρήση βιβλιοθήκης τυποποιημένων κυττάρων, τεχνολογίας CMOS 90nm. Για την ανάπτυξη σχεδιάσεων του επεξεργαστή LEON3, καθώς και εφαρμογών για αυτόν, χρησιμοποιήθηκε εκτεταμένα το συνοδευτικό λογισμικό που παρέχεται από την Gaisler Research. Επίσης, διερευνήθηκε και μεθοδεύτηκε η δυνατότητα παρεμβολής στην αυτοματοποιημένη διαδικασία κώδικα VHDL, με σκοπό την εισαγωγή στην σχεδίαση νέων μονάδων, τον κώδικα των οποίων παρέχει ο χρήστης. Ακολούθως, σε υλοποίηση της σχεδίασης ενός επεξεργαστή LEON3 σε FPGA, έγινε η εγκατάσταση κατάλληλου λειτουργικού συστήματος. Η ροή εργασίας, που χρησιμοποιήθηκε στο πλαίσια της παρούσας εργασίας, μπορεί να αποτελέσει βάση για μελλοντικές ερευνητικές και ακαδημαϊκές δραστηριότητες. Τέλος, η ροής σχεδίασης επεκτάθηκε σε τεχνολογίες 3D ASIC, με την προοπτική της δημιουργίας αλγορίθμου χωροθέτησης στις τεχνολογίες αυτές.
dc.languageGreek
dc.subjectleon3
dc.subjectsoc
dc.subjectmp-soc
dc.subjectamba
dc.subjectfpga
dc.subject3d asic
dc.subjectvirtex-5
dc.subjectsnapgear linux
dc.subjectdesign compiler
dc.subjectsoc encounter
dc.titleΜελέτη Αρχιτεκτονικών 2d Και 3d Mp-soc Και Υλοποίηση Σε Virtex Fpga
dc.typeDiploma Thesis
dc.description.pages305
dc.contributor.supervisorΟικονομάκος Γιώργος
dc.departmentΤομέας Τεχνολογίας Πληροφορικής & Υπολογιστών
dc.organizationΕΜΠ, Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File SizeFormat 
DT2009-0303.doc9.24 MBMicrosoft WordView/Open


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.