Υλοποίηση Νέων Αρχιτεκτονικών Παράλληλων Πολλαπλασιαστών Με Χαμηλή Κατανάλωση

Abstract

Ο σκοπός της διπλωματικής εργασίας ήταν η ανάπτυξη νέων τύπων αλγορίθμων πολλαπλασιασμού, οι οποίοι έχουν χαμηλή κατανάλωση ισχύος σε σήματα που χρησιμοποιούνται σε DSP εφαρμογές. Οι αλγόριθμοι αυτοί χωρίστηκαν σε δύο βασικές κατηγορίες. Η πρώτη ήταν οι αλγόριθμοι πολλαπλασιασμού με δενδρική δομή πρόσθεσης των μερικών γινομένων, ενώ η δεύτερη ήταν η ιδέα του Most Significant First πολλαπλασιαστή.Οι δύο τύποι πολλαπλασιαστών εκμεταλλεύονται την ύπαρξη μηδενικών ή μονάδων στα υψηλότερης αξίας bits των εισόδων που είναι πολύ σύνηθες φαινόμενο σε σήματα φωνής και γενικότερα σήματα που χρησιμοποιούνται σε DSP εφαρμογές. Με αυτή την τεχνική επιτυγχάνεται η αποδοτικότερη υλοποίηση των αλγορίθμων, ώστε να επιτυγχάνεται χαμηλή δυναμική κατανάλωση, ταυτόχρονα με τη μέγιστη δυνατή επίδοση, στα κυκλώματα πολλαπλασιασμού που προέκυψαν από τους προτεινόμενους αλγορίθμους.Συγκεκριμένα, στα πλαίσια της εργασίας αυτής έγινε μελέτη τριών πολλαπλασιαστών δενδρικής δομής, οι οποίοι χωρίζονται σε δύο ή περισσότερα επιμέρους blocks. Δύο απ’ αυτούς υλοποιήθηκαν με τη χρήση έτοιμων μονάδων. Τα αποτελέσματα που παρουσιάστηκαν βασίστηκαν σε μια CMOS βιβλιοθήκη τυποποιημένων κυττάρων των 90nm και συγκρίνουν τις τρεις αρχιτεκτονικές ως προς τη δυναμική και τη συνολική κατανάλωση, για διαφορετικούς τύπους δεδομένων και στις δύο εισόδους των πολλαπλασιαστών. Επίσης, υλοποιήθηκε και ο MSF πολλαπλασιαστής και επεκτάθηκε η ιδέα του και σε έναν τετραγωνιστή (MSF Squarer). Παρουσιάστηκαν αποτελέσματα για τους MSF αλγορίθμους και συγκεκριμένα ο MSF Squarer συγκρίθηκε με τον αλγόριθμο τετραγωνισμού Booth Folding, που έχει παρουσιαστεί στη βιβλιογραφία. Τέλος παρουσιάστηκαν συνολικές συγκρίσεις μεταξύ των πολλαπλασιαστών δενδρικού τύπου και του MSF.