Please use this identifier to cite or link to this item:
Title: Σχεδίαση Vco Σε Τεχνολογία Ibm 90nm, Σχεδίαση Integer-n Pll Σε Περιβάλλον Matlab/simulink Και Co-simulation Cadence-simulink
Authors: Νικόλαος Αλεξίου
Παπανάνος Ιωάννης
Keywords: βρόχος κλειδώματος φάσης
ταλαντωτής ελεγχόμενος από τάση
σήμα fmcw
ανιχνευτής φάσης
διαιρέτης συχνότητας
συχνότητα αναφοράς
χρόνος κλειδώματος
θόρυβος φάσης
cross-coupled tρανζίστορ
συνεπίπεδος κυματοδηγός
phase locked loop
voltage controlled oscillator
fmcw signal
phase detector
frequency divider
reference frequency
lock time
phase noise
cross-coupled transistor
coplanar waveguide
Issue Date: 15-Jul-2011
Abstract: Ο σκοπός της διπλωματικής εργασίας ήταν να σχεδιαστεί ένας VCO στα 77GHz σε τεχνολογία IBM 90nm στο Virtuoso Front to Back Design Environment του Cadence και ένα integer-N PLL στο περιβάλλον Matlab/Simulink και τελικά να γίνει το co-simulation αυτών των δύο κυκλωμάτων.Στόχος στο co-simulation ήταν το κλείδωμα του PLL στις συχνότητες από τα 77GHz ως τα 77.616GHz με τέτοιο τρόπο ώστε το σήμα στην έξοδο του PLL να είναι FMCW σήμα. Το PLL πρέπει να κλειδώνει και να ξεκλειδώνει συνεχώς για να έχω μεταβλητής συχνότητας σήμα στην έξοδό του. Αυτό σημαίνει ότι η συχνότητα του σήματος εξόδου του PLL πρέπει να ξεκινάει από τα 77GHz και να αυξάνεται με βήμα 9.625MHz ανά σταθερά χρονικά διαστήματα που είναι ο χρόνος κλειδώματος του PLL μέχρι τη συχνότητα των 77.616GHz και στη συνέχεια να μειώνεται μέχρι τα 77GHz με τον ίδιο τρόπο. Ουσιαστικά πρόκειται για chirp σήμα στην έξοδο του PLL με τη διαφορά ότι η συχνότητα δεν μεταβάλλεται συνεχώς στο χρόνο αλλά διακριτά. Για το co-simulation έγινε χρήση ειδικού block του Cadence για το Simulink, του SpectreRF Engine block, το οποίο ορίζει τη θύρα επικοινωνίας και τις υπόλοιπες παραμέτρους επικοινωνίας μεταξύ του Spectre και του Simulink. Με αυτό τον τρόπο το PLL στο Simulink χρησιμοποιεί το transient σήμα του VCO και κλειδώνει στις συχνότητες που πρέπει.Χρησιμοποιήθηκαν δύο εκδοχές του ίδιου PLL για να προσεγγιστεί το FMCW σήμα. Στο ένα η συχνότητα εξόδου άλλαζε μεταβάλλοντας τη συχνότητα αναφοράς ενώ στο άλλο η συχνότητα εξόδου άλλαζε μεταβάλλοντας τον διαιρέτη συχνότητας και κρατώντας σταθερή τη συχνότητα αναφοράς.Επίσης σχεδιάσθηκε και το layout του VCO και επιβεβαιώθηκε μέσα από προσομοιώσεις η σωστή λειτουργία του. Στο co-simulation προσομοιώθηκε με transient ανάλυση το σχηματικό του VCO και όχι η extracted από το layout εκδοχή του για να είναι πολύ πιο γρήγορο το co-simulation. Στο κεφάλαιο 1 παρουσιάζονται τα βασικά στοιχεία της θεωρίας για το PLL και στο κεφάλαιο 2 έχω τη θεωρητική σχεδίαση του PLL. Στο κεφάλαιο 3 παρουσιάζω στοιχεία θεωρίας γενικά για τους LC ταλαντωτές και ειδικά για τον VCO καθώς και τη διαδικασία θεωρητικού σχεδιασμού του VCO. Στο κεφάλαιο 4 υπάρχει η σχεδίαση του VCO στο Cadence με όλα τα αποτελέσματα από διάφορες αναλύσεις καθώς και τα αποτελέσματα από τη σχεδίαση του layout του VCO. Στο κεφάλαιο 5 είναι η υλοποίηση του PLL στο Simulink και στο κεφάλαιο 6 παρουσιάζονται τα αποτελέσματα απο το co-simulation των δύο PLLs με τον VCO. Τέλος στο κεφάλαιο 7 έχω τα συμπεράσματα από το co-simulation Simulink-Cadence και από τη σχεδίαση του PLL και του VCO.The scope of this thesis was at first to design two circuits and finally to co-simulate them. The first circuit, which was designed using the IBM 90nm technology in the Virtuoso Front to Back Design Environment of Cadence, was a VCO at 77GHz and the second circuit was an integer-N PLL which was designed in Matlab/Simulink environment.The goal of the co-simulation was to have the PLL locked in frequencies from 77GHz up to 77.616GHz in such way that the PLL output signal is FMCW. In order to have output signal with variable frequency the PLL has to lock and unlock continually. This means that the frequency of the PLL output signal must be increased per constant time intervals that are equal to the lock time from 77GHz up to 77.616GHz with 9.625MHz step and then decreased in the same manner down to 77GHz. In other words, the PLL output signal is chirp-like but not chirp because the frequency changes in discrete manner in time and not continually.In order to establish the co-simulation between Cadence and Simulink one block of Cadence for Simulink named SpectreRF Engine was used. In this block we define the port and some other parameters concerning the connection and data transfer between Spectre and Simulink. In this way, the PLL in Simulink uses the transient signal of VCO and locks in the defined frequencies.Two versions of the same PLL were simulated in order to approximate the FMCW signal. In the first version the output signal frequency stepped by changing the reference frequency. On the contrary, in the second version the output signal frequency stepped by changing the frequency divider.Furthermore, the layout of the VCO was designed and its correct operation was assured through post-layout simulations. Moreover, the schematic version and not the extracted version of the VCO was used for co-simulation in order for the co-simulation to be a lot faster.Chapter 1 has the basic theory of PLL and in chapter 2 the theoretical design of PLL is analyzed. The basic theory for LC oscillators and VCO and also the procedure of the theoretical design of VCO are in chapter 3. Chapter 4 has the design of VCO in Cadence with all the results from different simulations. Also, it has the results from the design of the layout of VCO. In chapter 5 we see the implementation of PLL in Simulink and in chapter 6 the results from the co-simulation of the two versions of PLL with VCO are represented. Finally, chapter 7 has the conclusions from co-simulation between Simulink and Cadence and the conclusions from the design of PLL and VCO.
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File SizeFormat 
DT2011-0133.pdf4.55 MBAdobe PDFView/Open

Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.