Σχεδίαση Και Μελέτη Κυκλωμάτων Σειριακών-παράλληλων Πολλαπλασιαστών Με Κωδικοποίηση Modified-booth

Abstract

Ο σκοπός της παρούσας διπλωματικής εργασίας ήταν η σχεδίαση διαφόρων τοπολογιών σειριακών-παράλληλων πολλαπλασιαστών και η διερεύνησή τους ως προς τις επιδόσεις τους και ειδικότερα ως προς τις δυνατότητές τους στην επίτευξη λειτουργίας με χαμηλή κατανάλωση. Υλοποιήθηκαν δύο νέες σχεδιαστικές ιδέες. Η πρώτη αφορά την χρήση μιας γενικευμένης μορφής αναπαράστασης «σωσίματος - κρατουμένου» (carry - save) για τα ενδιάμεσα στάδια των υπολογισμών, με σκοπό την ελάττωση των απαιτούμενων καταχωρητών, ενώ η δεύτερη αφορά την χρήση της κανονικής αναπαράστασης προσημασμένου ψηφίου (canonical signed digit representation) σε συνδυασμό με την κωδικοποίηση Modified-Booth, με σκοπό την παραγωγή όσο το δυνατόν λιγότερων μη μηδενικών μερικών γινομένων.Σχεδιάστηκαν κυκλώματα πολλαπλασιασμού, τα οποία λαμβάνουν δεδομένα σε μορφή συμπληρώματος του δύο, με την μια είσοδο παράλληλα (πολλαπλασιαστέος) και την άλλη σειριακά (πολλαπλασιαστής), και μετασχηματίζουν την μία είσοδό τους (σειριακή) σύμφωνα με την μέθοδο MacSorley-Booth (Modified Booth) για την ελάττωση των προς άθροιση μερικών γινομένων. Μελετήθηκαν αρχιτεκτονικές με διαφορετικό μήκος ενδιάμεσης λέξης (radix-2 ως και radix-8) σκοπεύοντας πρωτίστως στην ελάττωση της δυναμικής κατανάλωσης. Επίσης, διερευνήθηκαν διαφορετικές κωδικοποιήσεις Modified Booth και οι επιπτώσεις τους στην δυναμική κατανάλωση του κυκλώματος.Πιο συγκεκριμένα, υλοποιήθηκε σε γλώσσα Verilog μια σειρά σειριακών-παράλληλων πολλαπλασιαστών Modified Booth σε radix-2, radix-4 και radix-8 και σε μήκη λέξεως 8 ως 64 bits. Η λειτουργία τους προσομοιώθηκε με βάση μια standard cell CMOS βιβλιοθήκη 90nm της Artisan. Τα αποτελέσματα καθυστέρησης (critical path), κατανάλωσης και επιφανείας συγκρίθηκαν με έναν απλό σειριακό-παράλληλο πολλαπλασιαστή και με έναν, παρόμοιας λογικής, δενδρικό παράλληλο πολλαπλασιαστή της Designware (tree multiplier).