Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17108
Title: Hardware Acceleration of Image Registration Algorithm on FPGA-based Systems on Chip
Authors: Γουρουνάς, Δημήτρης
Σούντρης Δημήτριος
Keywords: FPGA
Image Registration
CPU
Acceleration
Embedded
Co-Design
Hardware Implementation
Communication
Issue Date: 16-Oct-2018
Abstract: Η επεξεργασία εικόνας είναι ένας κλάδος της επιστήμης των υπολογιστών και της ψηφιακής επεξεργασίας σήματος. Σήμερα, λόγω της πληθώρας εφαρμογών και των συνεχώς αυξανόμενων απαιτήσεων στη βιομηχανία και όχι μόνο, το ερευνητικό έργο που σχετίζεται με τον κλάδο αυτό αυξάνει συνεχώς σε διαστάσεις. Με εφαρμο-γές στην ιατρική, στην αναγνώριση προτύπων και αντικειμένων, στην αυτοκινητοβι-ομηχανία, σε δορυφορικά συστήματα κλπ. ποικίλες και διαφορετικές στρατηγικές ε-πεξεργασίας με ευρέως ανεπτυγμένο επιστημονικό υπόβαθρο έχουν προταθεί ανά τους καιρούς. Ένα από τα κύρια ζητήματα που αφορούν την επεξεργασία εικόνας εί-ναι η απαίτηση για εκτέλεση σε πραγματικό χρόνο, η οποία τείνει στις περισσότερες περιπτώσεις να είναι ανέφικτη με τη συνηθισμένη υλοποίηση και εκτέλεση σε ένα υπολογιστικό σύστημα που αποτελείται από έναν επεξεργαστή. Ειδικά αν ο λόγος γίνεται για ενσωματωμένα συστήματα, υπάρχει επίσης η ανάγκη για όσο το δυνατόν λιγότερη κατανάλωση ενέργειας. Ως αποτέλεσμα, διαφορετικές τεχνολογίες και συ-νεργασία μεταξύ αυτών είναι ικανές να παρέχουν πιο ικανοποιητικά αποτελέσματα. Σκοπός αυτής της διπλωματικής είναι η σχεδίαση και υλοποίηση μιας εφαρ-μογής επεξεργασίας εικόνας σε ένα ενσωματωμένο σύστημα που αποτελείται από ε-πεξεργαστή και FPGA, με σκοπό να καλύπτονται οι προαναφερθείσες απαιτήσεις. Ως εφαρμογή επιλέχθηκε η καταχώριση (αποτύπωση) εικόνας για ένα σύνολο δεδομένων που αποτελείται από φωτογραφίες ματιών γύρω από την περιοχή της ίριδας. Σκοπός της εφαρμογής είναι η ταύτιση διαφορετικών εικόνων και απόφαση για το αν πρόκει-ται για το ίδιο ή διαφορετικό μάτι. Για την υλοποίηση του συστήματος χρησιμοποιή-θηκε η πλατφόρμα Zybo της Digilent, που είναι βασισμένη στην οικογένεια συ-σκευών Zynq-7000 All Programmable SoC. Κατόπιν μελέτης των χρονοβόρων κομ-ματιών της εφαρμογής, επιλέχθηκε ο κατάλληλος διαμερισμός υλικού και λογισμικού για τη βέλτιστη δυνατή λύση. Αυτή η συ-σχεδίαση πραγματοποιήθηκε από την πλευ-ρά του Υλικού προγραμματίζοντας με τη γλώσσα VHDL και από την πλευρά του Λο-γισμικού με χρήση της γλώσσας C. Μελετήθηκαν επίσης αποτελεσματικές και εύ-χρηστες μέθοδοι επικοινωνίας μεταξύ Υλικού και Λογισμικού, οι οποίες μπορούν να εφαρμοστούν και σε πολλές άλλες εφαρμογές της επεξεργασίας εικόνας. Τέλος έγινε αξιολόγηση του τελικού συστήματος, στην οποία παρουσιάζονται η απόκλιση από τα αρχικά αποτελέσματα που παράγει το υλικό, η επιτάχυνση χρόνου που επιτεύχθηκε, η τελική κατανάλωση ισχύος και το ποσοστό επιτυχίας της αναγνώρισης των ματιών.
URI: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17108
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File Description SizeFormat 
Διπλωματική_Δημητρης.pdf1.73 MBAdobe PDFView/Open


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.