Παρακαλώ χρησιμοποιήστε αυτό το αναγνωριστικό για να παραπέμψετε ή να δημιουργήσετε σύνδεσμο προς αυτό το τεκμήριο:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17347
Τίτλος: | A 5.9 GS/s 8-bit time-interleaved SAR ADC on TSMC N28 CMOS |
Συγγραφείς: | Λιακώνης, Βασίλειος Παπανάνος Ιωάννης |
Λέξεις κλειδιά: | Μετατροπέας δεδομένων δειγματοληψί χρονική παρεμβολή ADC διαδοχικού καταχωρητή προσέγγισης |
Ημερομηνία έκδοσης: | 24-Μαΐ-2019 |
Περίληψη: | Η παρούσα εργασία έχει ως θέμα τη σχεδίαση ενός time-interleaved SAR ADC σε τεχνολογία CMOS 28nm σε επίπεδο τρανζιστορ. Πιο συγκεκριμένα, αναφερθήκαμε τις βασικές αρχές της δειγματοληψίας και της μετατροπής δεδομένων (αναλογικού σήματος σε ψηφιακό). Επιπλέον αναλύθηκαν εκτενώς οι διαφορετικές αρχιτεκτονικές μετατροπέων δεδομένων, ώστε να αιτιολογηθεί η επιλογή της αρχιτεκτονικής που επιλέξαμε. Στη συνέχεια έγινε συνοπτική αναφορά στην τεχνολογία στην οποία υλοποιήθηκε η συγκεκριμένη εργασία, επισημένοντας τα πλεονεκτήματα και μειωνεκτήματά της, καθως και βασικές παραμέτρους οπως η συχνότητα μομναδιαίου κέρδους και το mismatch των στοιχείων. Τέλος αναλύεται εκτενώς η διαδικασία υλοποίησης του κυκλώματος και παραθέτονται αποτελέσματα προσομοιώσεων καθως και τα σχηματικά από το Virtuoso Cadence όπου έγινε η σχεδίαση. |
URI: | http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17347 |
Εμφανίζεται στις συλλογές: | Διπλωματικές Εργασίες - Theses |
Αρχεία σε αυτό το τεκμήριο:
Αρχείο | Περιγραφή | Μέγεθος | Μορφότυπος | |
---|---|---|---|---|
LiakonisThesis_Final_3.pdf | Liakonis Thesis | 2.76 MB | Adobe PDF | Εμφάνιση/Άνοιγμα |
Όλα τα τεκμήρια του δικτυακού τόπου προστατεύονται από πνευματικά δικαιώματα.