A 5.9 GS/s 8-bit time-interleaved SAR ADC on TSMC N28 CMOS

Abstract

Η παρούσα εργασία έχει ως θέμα τη σχεδίαση ενός time-interleaved SAR ADC σε τεχνολογία CMOS 28nm σε επίπεδο τρανζιστορ. Πιο συγκεκριμένα, αναφερθήκαμε τις βασικές αρχές της δειγματοληψίας και της μετατροπής δεδομένων (αναλογικού σήματος σε ψηφιακό). Επιπλέον αναλύθηκαν εκτενώς οι διαφορετικές αρχιτεκτονικές μετατροπέων δεδομένων, ώστε να αιτιολογηθεί η επιλογή της αρχιτεκτονικής που επιλέξαμε. Στη συνέχεια έγινε συνοπτική αναφορά στην τεχνολογία στην οποία υλοποιήθηκε η συγκεκριμένη εργασία, επισημένοντας τα πλεονεκτήματα και μειωνεκτήματά της, καθως και βασικές παραμέτρους οπως η συχνότητα μομναδιαίου κέρδους και το mismatch των στοιχείων. Τέλος αναλύεται εκτενώς η διαδικασία υλοποίησης του κυκλώματος και παραθέτονται αποτελέσματα προσομοιώσεων καθως και τα σχηματικά από το Virtuoso Cadence όπου έγινε η σχεδίαση.