Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17357
Full metadata record
DC FieldValueLanguage
dc.contributor.authorΠαπαρούνη, Θεοδώρα-
dc.date.accessioned2019-09-06T13:31:39Z-
dc.date.available2019-09-06T13:31:39Z-
dc.date.issued2019-08-30-
dc.identifier.urihttp://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17357-
dc.description.abstractΤο Πρότυπο IEEE 754 κινητής υποδιαστολής είναι η πιο κοινή αναπαράσταση για πραγματικούς αριθμούς σε υπολογιστές. Οι αριθμητικές μονάδες κινητής υποδιαστολής χρησιμοποιούνται σε πολλές εφαρμογές, όπως η ψηφιακή επεξεργασία σήματος και η μηχανική μάθηση. Οι πολλαπλασιαστές είναι από τις σημαντικότερες αριθμητικές μονάδες και χρησιμοποιούνται σε ένα ευρύ φάσμα ψηφιακών συστημάτων. Ωστόσο, μια μονάδα πολλαπλασιασμού απαιτεί υψηλό υπολογιστικό φορτίο, το οποίο οδηγεί σε σημαντική κατανάλωση ενέργειας. Ο υπολογισμός κατά προσέγγιση είναι ένας τρόπος για να σχεδιάσουμε γρήγορα και ενεργειακά αποδοτικά συστήματα. Αυτή η διπλωματική εργασία παρουσιάζει μια προσέγγιση του πολλαπλασιαστή αριθμών κινητής υποδιαστολής. Η προσέγγιση εφαρμόζεται στον πολύπλοκο πολλαπλασιασμό των αριθμών mantissa. Η εφαρμογή του προτεινόμενου κατά προσέγγιση πολλαπλασιαστή στα 16 ψηφία μειώνει τα delay, area, energy έως και 32%, 54%, 53% αντίστοιχα σε σχέση με τον ακριβή πολλαπλασιαστή, ενώ παρουσιάζει σφάλμα μικρότερο από 3,4%. Επίσης, η εφαρμογή του προτεινόμενου κατά προσέγγιση πολλαπλασιαστή στα 32 ψηφία μειώνει τα delay, area, energy έως και 46%, 83%, 82% αντίστοιχα σε σύγκριση με τον ακριβή πολλαπλασιαστή, ενώ παρουσιάζει σφάλμα μικρότερο από 2,2%. Ο προτεινόμενος κατά προσέγγιση πολλαπλασιαστής αριθμών κινητής υποδιαστολής αξιολογήθηκε και σε επίπεδο εφαρμογής.en_US
dc.languageenen_US
dc.subjectΠροσεγγιστικός Υπολογισμόςen_US
dc.subjectΑριθμητικά Κυκλώματαen_US
dc.subjectΑριθμοί Κινητής Υποδιαστολήςen_US
dc.subjectΠολλαπλασιασμόςen_US
dc.subjectΠρότυπο IEEE 754en_US
dc.subjectΣχεδίαση ASICen_US
dc.subjectΑνοχή στα Σφάλματαen_US
dc.subjectΚατανάλωση Ενέργειαςen_US
dc.subjectApproximate Computingen_US
dc.subjectArithmetic Circuitsen_US
dc.subjectFloating-Point Numbersen_US
dc.subjectMultiplicationen_US
dc.subjectIEEE Standard 754en_US
dc.subjectASIC Designen_US
dc.subjectError Toleranceen_US
dc.subjectEnergy Efficiencyen_US
dc.titleEnergy-Efficient Design and Implementation of Approximate Floating-Point Multiplieren_US
dc.description.pages111en_US
dc.contributor.supervisorΠεκμεστζή Κιαμάλen_US
dc.departmentΤομέας Τεχνολογίας Πληροφορικής και Υπολογιστώνen_US
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File Description SizeFormat 
DT_Paparouni_Theodora.pdf2.32 MBAdobe PDFView/Open


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.