Please use this identifier to cite or link to this item:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17357
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Παπαρούνη, Θεοδώρα | - |
dc.date.accessioned | 2019-09-06T13:31:39Z | - |
dc.date.available | 2019-09-06T13:31:39Z | - |
dc.date.issued | 2019-08-30 | - |
dc.identifier.uri | http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17357 | - |
dc.description.abstract | Το Πρότυπο IEEE 754 κινητής υποδιαστολής είναι η πιο κοινή αναπαράσταση για πραγματικούς αριθμούς σε υπολογιστές. Οι αριθμητικές μονάδες κινητής υποδιαστολής χρησιμοποιούνται σε πολλές εφαρμογές, όπως η ψηφιακή επεξεργασία σήματος και η μηχανική μάθηση. Οι πολλαπλασιαστές είναι από τις σημαντικότερες αριθμητικές μονάδες και χρησιμοποιούνται σε ένα ευρύ φάσμα ψηφιακών συστημάτων. Ωστόσο, μια μονάδα πολλαπλασιασμού απαιτεί υψηλό υπολογιστικό φορτίο, το οποίο οδηγεί σε σημαντική κατανάλωση ενέργειας. Ο υπολογισμός κατά προσέγγιση είναι ένας τρόπος για να σχεδιάσουμε γρήγορα και ενεργειακά αποδοτικά συστήματα. Αυτή η διπλωματική εργασία παρουσιάζει μια προσέγγιση του πολλαπλασιαστή αριθμών κινητής υποδιαστολής. Η προσέγγιση εφαρμόζεται στον πολύπλοκο πολλαπλασιασμό των αριθμών mantissa. Η εφαρμογή του προτεινόμενου κατά προσέγγιση πολλαπλασιαστή στα 16 ψηφία μειώνει τα delay, area, energy έως και 32%, 54%, 53% αντίστοιχα σε σχέση με τον ακριβή πολλαπλασιαστή, ενώ παρουσιάζει σφάλμα μικρότερο από 3,4%. Επίσης, η εφαρμογή του προτεινόμενου κατά προσέγγιση πολλαπλασιαστή στα 32 ψηφία μειώνει τα delay, area, energy έως και 46%, 83%, 82% αντίστοιχα σε σύγκριση με τον ακριβή πολλαπλασιαστή, ενώ παρουσιάζει σφάλμα μικρότερο από 2,2%. Ο προτεινόμενος κατά προσέγγιση πολλαπλασιαστής αριθμών κινητής υποδιαστολής αξιολογήθηκε και σε επίπεδο εφαρμογής. | en_US |
dc.language | en | en_US |
dc.subject | Προσεγγιστικός Υπολογισμός | en_US |
dc.subject | Αριθμητικά Κυκλώματα | en_US |
dc.subject | Αριθμοί Κινητής Υποδιαστολής | en_US |
dc.subject | Πολλαπλασιασμός | en_US |
dc.subject | Πρότυπο IEEE 754 | en_US |
dc.subject | Σχεδίαση ASIC | en_US |
dc.subject | Ανοχή στα Σφάλματα | en_US |
dc.subject | Κατανάλωση Ενέργειας | en_US |
dc.subject | Approximate Computing | en_US |
dc.subject | Arithmetic Circuits | en_US |
dc.subject | Floating-Point Numbers | en_US |
dc.subject | Multiplication | en_US |
dc.subject | IEEE Standard 754 | en_US |
dc.subject | ASIC Design | en_US |
dc.subject | Error Tolerance | en_US |
dc.subject | Energy Efficiency | en_US |
dc.title | Energy-Efficient Design and Implementation of Approximate Floating-Point Multiplier | en_US |
dc.description.pages | 111 | en_US |
dc.contributor.supervisor | Πεκμεστζή Κιαμάλ | en_US |
dc.department | Τομέας Τεχνολογίας Πληροφορικής και Υπολογιστών | en_US |
Appears in Collections: | Διπλωματικές Εργασίες - Theses |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
DT_Paparouni_Theodora.pdf | 2.32 MB | Adobe PDF | View/Open |
Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.