Integrated Circuits Design for Process Monitoring of Capacitors

Abstract

Οι κατασκευαστές ημιαγωγών έχουν εισαγάγει πολλά εργαλεία για τον έλεγχο και την παρακολούθη ση της ποιότητας των διαδικασιών κατασκευής παθητικών στοιχείων και τρανζιστορ (PCM-Process Control Monitoring) κατα το σταδιο της δοκιμής. Tο στάδιο της δοκιμής χρησιμοποιείται για την εύρεση αστοχιών που προέκυψαν κατά την παραγωγή, την ”επικύρωση” κάθε κατασκευασμένου chip και για την ταξινόμηση όλων των chip σε κατηγορίες (π.χ.pass/fail). Η παρακολούθηση και ο έλεγχος της διαδικασίας κατασκευής (PCM) επιτυγχάνεται με δομές δοκιμών (test structures) που τοποθετούνται μεταξύ γειτονικών chip στο wafer ή εντός των chip και εξάγουν δεδομέμα για τα στοιχεία που αποτελούν το chip, τα οποία αξιοποιούνται ώστε να επιτευχθεί η επικύρωση (επιλέγουμε ή απορρίπτουμε ενα chip ή ένα wafer ανάλογα με τα δεδομένα που εξάγονται από τις δομές δοκιμής) και η ταξινόμηση των chip. Αυτή η τεχνική έχει ορισμένους περιορισμούς όπως: το μέγεθος των δομών δοκιμής, τον χρόνο μέτρησης και την μεγάλη ποσότητα στατιστικών δεδομένων υπό επεξεργασία. Παραδοσιακά, οι δομές δοκιμής αποτελούνται από τρανζίστορ, πυκνωτές, αντιστά σεις κλπ. Οι δακτυλιοειδείς ταλαντωτές έχουν επίσης αναπτυχθεί για δομές δοκιμών, δεδομένου ότι η μέτρηση της συχνότητάς τους είναι μια γρήγορη διαδικασία και η συσχέτιση της συχνότητας αυτής με την απόδοση των τρανζίστορ είναι γνωστή. Στη συνέχεια θα σχεδιαστούν δομές δοκιμής που βασίζονται όχι μόνο σε δακτυλιοειδείς ταλαντωτές αλλά και σε Cross-Coupled ταλαντωτή και στην μέθοδο CBCM (Charged-Based Capacitance Measurement). Στην παρούσα εργασία θα μελετήσουμε και θα σχεδιάσουμε δομές δοκιμών που θα χρησιμοποιηθούν για να χαρακτηρίσουν παθητικά στοιχεία (πυκνωτές) κατά το στάδιο της δοκιμής. Θα αναπτυχθεί μαθηματικός τύπος για την συσχέτιση μεταξύ της συχνότητας ή άλλων μεγεθών και της τιμής του πυκνωτή. Σε αυτή την εργασία οι δομές δοκιμής σχεδιάστηκαν στο Custom IC Design Tool της Cadence® σε τεχνολογία 45nm.