Σχεδίαση ηλεκτρονικά ελεγχόμενου ελεγκτή κλασματικής τάξης με χρήση ενεργών στοιχείων

Abstract

Στην παρούσα διπλωματική εργασία το αντικείμενο εστίασης της είναι οι PID ελεγκτές κλασματικής τάξης (FO-PID) που οδηγούν κάποιο plant/διεργασία που έχει μια προκαθορισμένη συνάρτηση μεταφοράς. Μελετήθηκαν και σχεδιάστηκαν κυκλώματα όπως τελεστικοί ενισχυτές (Opamps),ενισχυτές διαγωγιμότητας (OTAs) , τοπολογίες διαφοριστών και ολοκληρωτών κλασματικής τάξης βασισμένες σε τοπολογίες αναλογικών φίλτρων όπως για παράδειγμα πολλαπλής ανάδρασης IFLF (inverse follow-the-leader feedback) , καθώς και πυκνωτές κλασματικής τάξης. Αρχικά, αναλύθηκε και σχεδιάστηκε το κύκλωμα ενός τελεστικού ενισχυτή σε περιβάλλον χαμηλής τροφοδοσίας ±750mV το οποίο ισοδυναμεί και σε χαμηλή κατανάλωση ισχύος. Το φάσμα συχνοτήτων στο οποίο εργαζόμαστε είναι για 100mHz έως 10Hz και αυτό διότι με βάση την βιβλιογραφία τα κυκλώματα αυτά λειτουργούν στο συγκεκριμένο εύρος συχνοτήτων και αξιοποιούνται σε εφαρμογές για έλεγχο συστημάτων. Έπειτα, αναλύθηκαν και σχεδιαστήκαν διαφορές τοπολογίες για PID ελεγκτές με χρήση παθητικών στοιχείων. Η πρώτη τοπολογία σχεδιάστηκε με τέσσερις τελεστικούς ενισχυτές. Στην συνεχεία έγινε ελαχιστοποίηση σε τρεις τελεστικούς ενισχυτές και τέλος έγιναν ακόμα δυο ελαχιστοποιήσεις με δυο και με έναν τελεστικό ενισχυτή, οι οποίες συγκρίθηκαν ως προς την απόδοση τους και τον χώρο τον οποίο καταλαμβάνουν σε φυσικό σχέδιο και καταλήξαμε στην επικρατέστερη όπως θα δούμε στην συνέχεια. Στην σχεδίαση ολοκλήρου Chip είναι πολύ σημαντικός ο “χώρος” και η εξοικονόμηση του, επομένως όσο πιο μικρή η επιφάνεια την όποια δεσμεύει ένα κύκλωμα σε IC design τόσο το καλύτερο. Στην συνεχεία σχεδιάστηκε και αναλύθηκε το κύκλωμα ενός ενισχυτή διαγωγιμότητας (OTA) ο οποίος χρησιμοποιήθηκε στην συνεχεία σαν ενεργό στοιχειό σε συνδεσμολογία σαν αντίσταση στις τοπολογίες των PID που σχεδιαστήκαν. Οι πυκνωτές κλασματικής τάξης αρχικά σχεδιαστήκαν με παθητικά στοιχειά (αντιστάσεις, πυκνωτές). Έπειτα όμως σχεδιάστηκε ένα φίλτρο τοπολογίας IFLF που στην έξοδο του συνδέθηκε ένας μετατροπέας τάσης σε ρεύμα που σχεδιάστηκε με ενισχυτή διαγωγιμότητας (ΟΤΑ). Το κύκλωμα αυτό αντικατέστησε τους πυκνωτές κλασματικής τάξης. Εν κατακλείδι το τελικό κύκλωμα του FO-PID ελεγκτή περιέχει μόνο ενεργά στοιχειά και είναι πλήρως ηλεκτρονικά ελεγχόμενος. Επιπρόσθετα σχεδιάστηκε και το φυσικό σχέδιο (Layout) αυτού του ελεγκτή και έγιναν post-layout προσομοιώσεις. Κάθε μέτρηση έγινε μέσω εξομοιώσεων (για την κάθε τοπολογία) με χρήση του λογισμικού Cadence IC. Έπειτα γίνεται σύγκριση των προσομοιώσεων και των αποτελεσμάτων που μας δίνει το MATLAB (θεωρητικά αποτελέσματα). Η τεχνολογία στην οποία σχεδιαστήκαν και προσομοιώθηκαν όλα τα κυκλώματα καθώς και το layout είναι η TSMC-90nm.