Please use this identifier to cite or link to this item:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17999
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | ΓΟΥΡΔΟΥΠΑΡΗΣ, ΜΑΡΙΟΣ | - |
dc.date.accessioned | 2021-07-12T19:53:37Z | - |
dc.date.available | 2021-07-12T19:53:37Z | - |
dc.date.issued | 2021-07-02 | - |
dc.identifier.uri | http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/17999 | - |
dc.description.abstract | Στόχος της παρόυσας διπλωματικής είναι η σχεδίαση μίας αρχιτεκτονικής αναλογικών ολοκληρωμένων κυκλωμάτων χαμηλής κατανάλωσης και τάσης τροφοδοσίας 0.6V για την υλοποίηση ενός αλγορίθμου Support Vector Machine με ικανότητα για on-chip μάθηση. Η αρχιτεκτονική του συστήματος και τα βασικά δομικά της κυκλωματικά μέρη αναλύονται, ενώ καινοτόμες κυκλωματικές αρχιτεκτονικές προτείνονται για την υλοποίηση πολυμεταβλητών ακτινικών συναρτήσεων βάσης. Η υλοποίηση αυτή παρουσιάζει πολύ χαμηλή κατανάλωση ισχύος, με όλα τα τρανζίστορ να λειτουργούν στην περιοχή υποκατωφλίου. Η προτεινόμενη αρχιτεκτονική εκτελεί τόσο την διαδικασία της μάθησης όσο και αυτή της ταξινόμησης με έναν αποκλειστικά αναλογικό και μαζικά παράλληλο τρόπο. Η αποτελεσματικότητα και η ακρίβεια του συστήματος επιβεβαιώνεται εκτελώντας τη μάθηση και την ταξινόμηση του SVM με ένα πραγματικό dataset. Οι είσοδοι του συτήματος είναι διανύσματα 13 διαστάσεων στη μορφή αναλογικών τάσεων. Η ακρίβεια της ταξινόμησης αποκλίνει από αυτήν μίας κλασσικής software υλοποίησης του SVM μόνο κατά 1%. Η προτεινόμενη αρχιτεκτονική υλοποιήθηκε σε τεχνολογία TSMC 90 nm CMOS process και προσομοιώθηκε χρησιμοποιώντας το Cadence IC Suite. | en_US |
dc.language | el | en_US |
dc.subject | Support Vector Machine | en_US |
dc.subject | analog hardware architecture | en_US |
dc.subject | on-chip learning | en_US |
dc.subject | on-chip classification | en_US |
dc.subject | Ultra-low power design | en_US |
dc.subject | Gaussian function circuit | en_US |
dc.subject | subthreshold region | en_US |
dc.subject | Fully tunable implementation | en_US |
dc.subject | analog multipier circuit | en_US |
dc.subject | Winner-Take-All circuit | en_US |
dc.title | Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων Χαμηλής Κατανάλωσης για Υλοποίηση του Αλγορίθμου Support Vector Machine | en_US |
dc.description.pages | 125 | en_US |
dc.contributor.supervisor | Σωτηριάδης Παύλος - Πέτρος | en_US |
dc.department | Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής | en_US |
Appears in Collections: | Διπλωματικές Εργασίες - Theses |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
Διπλωματική_Γουρδουπάρης_Μάριος.pdf | 14.12 MB | Adobe PDF | View/Open |
Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.