Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/18129
Title: Υλοποίηση RISC-V πυρήνα σε FPGA με Εφαρμογή Τεχνικών Προσεγγιστικού Υπολογισμού και Χαμηλής Κατανάλωσης
Authors: Περδικούρης, Ορφέας
Σούντρης Δημήτριος
Keywords: RISC-V, approximate computing, low power, fpga, soft core, VHDL
Issue Date: 1-Nov-2021
Abstract: Τα FPGA (Field-Programmable Gate Arrays) είναι κυκλώματα ημιαγωγών που περιέχουν προγραμματιζόμενη λογική (logic blocks) και προγραμματιζόμενες διασυνδέσεις. Τα λογικά τμήματα μπορούν να εκτελέσουν λειτουργίες βασικών πυλών ή πιο περίπλοκες συναρτήσεις. Χρησιμοποιούνται ολοένα και περισσότερο σε εφαρμογές αναγνώρισης, εξόρυξης και αναζήτησης με σκοπό την πιο γρήγορη και ενεργειακά αποδοτική εκτέλεση τους. Τα κυκλώματα που υλοποιούνται ποικίλουν από απλά αριθμητικά (π.χ. πολλαπλασιαστες, αθροιστες) και χρησιμοποιούνται ως επιταχυντές υλικού (hardware accelerators) εως πιο πολύπλοκα όπως ολόκληρους πυρήνες (soft cores). Οι τελευταίοι παρόλο που λειτουργούν σε αρκετά χαμηλότερη ταχύτητα από τους hard core πυρήνες, παρέχουν μεγαλύτερη ευελιξία τροποποίησης ώστε να εξατομικεύονται στην εκάστοτε εφαρμογή. Στην παρούσα διπλωματική θα χρησιμοποιηθεί ένας open source, soft core πυρήνας RISC-V υλοποιημένος σε γλώσσα περιγραφής υλικού VHDL.. Στόχος της εργασίας αποτελεί αρχικά η μελέτη και διόρθωση του ήδη υπάρχοντος κώδικα του επεξεργαστή και η δημιουργία ενός επιπλέον design το οποίο θα μπορεί να αρχικοποιεί τον επεξεργαστή πριν την εκτέλεση του εκάστοτε benchmark αλλά και να λαμβάνει τα αποτελέσματα της εκτέλεσης αυτής.Επιπλέον ακολουθεί η επέκταση του συνόλου εντολών με την προσθήκη ορισμένων νέων approximate εντολών(αριθμητικών και μνήμης) με σκοπό την μείωση της δυναμικής ισχύς (dynamic power) του επεξεργαστή.Για την υποστήριξη αυτών των εντολών δοκιμάστηκαν approximate αριμθητικά κυκλώματα από open source approximate βιβλιοθήκες πραγματοποιώντας ένα design space exploration αλλά και βελτιστοποιημένα κυκλώματα τελεστών(π.χ. Xilinx multiplier) σε συνδυασμό με τη μέθοδο αποκοπής bit (bit truncation).Τέλος για παιρετέρω βελτίωση της κατανάλωσης υλοποιήθηκε μηχανισμός αποκοπής bit από τη μνήμη (approximate load). Συνοψίζοντας κεντρικός σκοπός της εργασίας αποτελεί η μελέτη κατανάλωσης ισχύος σε επίπεδο πυρήνα όταν χρησιμοποιούνται approximate components καθώς στην βιβλιογραφία κατά κύριο λόγο αναλύονται μεμονωμένα και όχι ενσωματωμένα σε ένα μεγαλύτερο design.
URI: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/18129
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File Description SizeFormat 
diploma_perdikouris.pdf4.78 MBAdobe PDFView/Open


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.