Optimizing FPGA-based accelerators for LSTM models towards low latency applications

Abstract

Η ανίχνευση ανωμαλιών είναι ένα σημαντικό πεδίο ερευνών για μεγάλο χρονικό διάστημα. Η μηχανική μάθηση έχει επιτύχει σημαντική πρόοδο τα τελευταία χρόνια και έχει βρει εφαρμογές σε πολλούς διαφορετικούς τομείς. Ιδιαίτερα τα δίκτυα μακράς βραχείας μνήμης (LSTMs) έχουν να επιδείξουν υποσχόμενα αποτελέσματα όταν ασχολούνται με δεδομένα εξαρτώμενα από το χρόνο, όπως χρονοσειρές. Αν και αυτές οι εξελίξεις παρέχουν όλο και πιο αποτελεσματικά εργαλεία, δεν καλύπτουν επαρκώς την ανάγκη για χαμηλή καθυστέρηση στις προβλέψεις, η οποία γίνεται πιο απαιτητική καθώς η ποσότητα των δεδομένων για επεξεργασία αυξάνεται με την πάροδο του χρόνου, ούτε την απαίτηση για χαμηλή κατανάλωση ενέργειας. Οι επιταχυντές που βασίζονται σε FPGA έχουν τραβήξει την προσοχή λόγω της καλής τους επίδοσης, της υψηλής ενεργειακής απόδοσης και της μεγάλης ευελιξίας τους. Σε αυτή τη διπλωματική, παρουσιάζουμε μια προσέγγιση για έναν επιταχυντή που βασίζεται σε FPGA για μοντέλα ανίχνευσης ανωμαλιών με LSTM. Ο γενικός στόχος είναι να αναπτυχθεί αρχιτεκτονική και κυκλώματα σε FPGA για την υποστήριξη σχετικών εφαρμογών με επίκεντρο τη χαμηλή καθυστέρηση, ενώ ταυτόχρονα να μην κάνει παραχωρήσεις όσον αφορά την ακρίβεια. Ο επιταχυντής FPGA έχει συντεθεί χρησιμοποιώντας σύνθεση υψηλού επιπέδου στην πλατφόρμα Vitis Unified Software και στοχεύει την πλακέτα Xilinx MPSoC ZCU104 και την κάρτα επιτάχυνσης Xilinx Alveo U280. Η αξιολόγηση δείχνει ότι ο επιταχυντής μπορεί να επιτύχει επιτάχυνση περίπου 1.5 έως 2.5, σε σχέση με τον προεπιλεγμένο συμπερασμό του TensorFlow, χωρίς σημαντική πτώση της ακρίβειας.