Please use this identifier to cite or link to this item:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/18495
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Στρακόση, Λάζαρος | - |
dc.date.accessioned | 2022-10-26T06:36:31Z | - |
dc.date.available | 2022-10-26T06:36:31Z | - |
dc.date.issued | 2022-10-05 | - |
dc.identifier.uri | http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/18495 | - |
dc.description.abstract | Στην παρούσα διπλωματική παρουσιάζουμε τη σχεδίαση ενός αναλογικού ταξινομητή με ψηφιακή είσοδο και έξοδο, βασισμένου στη Γκαουσιανή συνάρτηση. Συγκεκριμένα θα παρουσιαστούν ταξινομητές βασισμένοι στο Γκαουσιανό Μοντέλο Μίξης (Gaussian Mixture Model), αλλά και στο απλό Μπαγιεσιανό. Ειδικότερα παρουσιάζουμε ένα κύκλωμα που καταφέρνει να σχεδιάσει Γκαουσιανές κατανομές ανάλογα με τις τιμές τάσεων και ρευμάτων που θα του προσφερθούν. Η υλοποίηση έχει πολύ χαμηλή κατανάλωση καθώς χρησιμοποιούνται τάσεις πόλωσης από 0.5 V εώς και 0.6 V και ρεύματα πόλωσης της τάξεως των nA ή και pA σε κάποιες περιπτώσεις. Η εκπαίδευση του μοντέλου γίνεται καθαρά με τη βοήθεια της γλώσσας python. Οι αρχιτεκτονικές που παρουσιάζονται επιβεβαιώνονται χρησιμοποιώντας τρία σετ δεδομένων. Η υλοποίηση και προσομοίωση του κυκλώματος έγινε με τη βοήθεια του προγράμματος σχεδίασης Cadence IC Suite σε τεχνολογία TSMC 90 nm CMOS process. | en_US |
dc.language | el | en_US |
dc.subject | Analog classifier | en_US |
dc.subject | Analog Machine Learning | en_US |
dc.subject | Gaussian Mixture Model | en_US |
dc.subject | Bayesian Classifier | en_US |
dc.subject | Low power current-type DAC | en_US |
dc.subject | Winner-Take-All circuit | en_US |
dc.subject | Analog Hardware Architecture | en_US |
dc.subject | Ultra-low power design | en_US |
dc.subject | Sub-threshold region | en_US |
dc.subject | Fully tunable implementation | en_US |
dc.title | Αναλογικά Ολοκληρωμένα Κυκλώματα Ταξινομητών Χαμηλής Κατανάλωσης Βασισμένων στο Gaussian Mixture Model με Ψηφιακές Εισόδους και Εξόδους | en_US |
dc.description.pages | 83 | en_US |
dc.contributor.supervisor | Σωτηριάδης Παύλος-Πέτρος | en_US |
dc.department | Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής | en_US |
Appears in Collections: | Διπλωματικές Εργασίες - Theses |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
dimploma_thesis_Strakosi_Lazaros.pdf | 1.87 MB | Adobe PDF | View/Open |
Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.