Please use this identifier to cite or link to this item:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/18816
Title: | Υλοποίηση του αλγορίθμου Learning Vector Quantization σε αναλογικά ολοκληρωμένα κυκλώματα χαμηλής κατανάλωσης για διαθεματικές εφαρμογές |
Authors: | Σερλής, Εμμανουήλ - Αναστάσιος Σωτηριάδης Παύλος-Πέτρος |
Keywords: | Learning Vector Quantization Αρχιτεκτονικές ταξινόμησης σχεδίαση μεικτού-σήματος κυκλωμάτων χαμηλή κατανάλωση περιοχή υπο-κατωφλίου Γκαουσιανά κυκλώματα Κυκλώματα ευκλείδιας απόστασης μετατροπέας ψηφιακού σήματος σε αναλογικό μετρικές απόστασης Winner-Take-All κυκλώματα Loser-Take-All κυκλώματα |
Issue Date: | 17-Oct-2023 |
Abstract: | Στόχος της παρούσας διπλωματικής εργασίας είναι η υλοποίηση του αλγορίθμου μηχανικής μάθησης Learning Vector Quantization σε πολύ χαμηλής κατανάλωσης αναλογικά ολοκληρωμένα κυκλώματα. Η προτεινόμενη αρχιτεκτονική του ταξινομητή - η οποία βασίζεται στην δομή του αλγορίθμου - παρουσιάζεται αναλυτικά παρακάτω, ενώ πραγματοποιείται και ανάλυση των επιμέρους κυκλωματικών μερών τα οποία δομούν το σύστημα ταξινόμησης. Συγκεκριμένα, τα βασικά κυκλώματα του ολοκληρωμένου είναι αυτό του Bump για τον σχηματισμό εύρωστων πολυδιάστατων μετρικών απόστασης, καθώς και του Winner Take-All για την λήψη της τελικής απόφασης ταξινόμησης. Η εν λόγω αρχιτεκτονική αντιπαραβάλεται με μία εναλλακτική υλοποίηση του αλγορίθμου η οποία περιλαμβάνει ένα κύκλωμα ευκλείδιας απόστασης, με την λήψη της τελικής απόφασης να λαμβάνεται από ένα Loser-Take-All κύκλωμα. Επιπλέον, σε πρόβληματα ταξινόμησης των οποίων οι είσοδοι απαιτείται να είναι ψηφιακές, ο αναλογικός ταξινομητής μπορεί να επεκταθεί, μέσω της ενσωμάτωσης ψηφιακών κυκλωμάτων χαμηλής κατανάλωσης, όπως Digital-to-analog converters και decoders. Η υλοποίηση και εκπαίδευση του μοντέλου, με σκοπό τον καθορισμό των παραμέτρων για την κυκλωματική υλοποίηση γίνεται με τη βοήθεια της γλώσσας python και της βιβλιοθήκης scikit-learn. Οι αρχιτεκτονικές σε 3 διαφορετικά σύνολα δεδομένων με τα συγκριτικά αποτελέσματα ανάμεσα σε υλικό και λογισμικό να παρουσιάζονται. Η υλοποίηση και προσομοίωση του κυκλώματος έγινε με τη βοήθεια του προγράμματος σχεδίασης Cadence IC Suite σε τεχνολογία TSMC 90 nm CMOS process. |
URI: | http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/18816 |
Appears in Collections: | Διπλωματικές Εργασίες - Theses |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
thesis_serlis.pdf | 3.1 MB | Adobe PDF | View/Open |
Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.