1. Artemis
  2. ΣΗΜΜΥ
  3. Διπλωματικές Εργασίες - Theses
Please use this identifier to cite or link to this item: http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/19082
Full metadata record
DC FieldValueLanguage
dc.contributor.authorRamos, Markos Georgios-
dc.date.accessioned2024-04-26T13:54:33Z-
dc.date.available2024-04-26T13:54:33Z-
dc.date.issued2024-04-02-
dc.identifier.urihttp://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/19082-
dc.description.abstract∆εδοµένης της αυξανόµενης διαφοράς στην ταχύτητα επεξεργασίας µεταξύ της κύριας µνήµης και της ΚΜΕ, ο ϱόλος των κρυφών µνηµών της ΚΜΕ στην επίτευξη της µέγιστης δυνατής ταχύτητας επεξεργασίας είναι τόσο σηµαντικός όσο ποτέ άλλοτε. Κάθε πρόσβαση στην κρυφή µνήµη που δεν ϐρίσκει τα δεδοµένα πρέπει να καλεί την κύρια µνήµη, χρησιµοποιώντας δεκάδες, αν όχι εκατοντάδες, κύκλους της µηχανής. Η πρόβλεψη της συµπεριφοράς µιας διεργασίας πριν από την εκτέλεσή της σε διαφορετικές αρχιτεκτονικές κρυφής µνήµης είναι ένα σηµαντικό έργο. Θα ϐοηθήσει να καθοριστεί ποιος επεξεργαστής ϑα λειτουργήσει καλύτερα για ένα πρόγραµµα ή πώς να κατανεµηθεί ϐέλτιστα η υπολογιστική ισχύς. Ο άµεσος στόχος αυτής της διατριβής είναι να προτείνει ένα µοντέλο µηχανικής µάθησης που ϑα προβλέπει µε όσο το δυνατόν µεγαλύτερη ακρίβεια τις αστοχίες στην κρυφή µνήµη ενός προγράµµατος, ανάλογα αποκλειστικά µε την αρχιτεκτονική της κρυφής µνήµης, τον κώδικα του προγράµµατος και τα ιστογράµµατα των αποστάσεων επαναχρησιµοποίησης. Για την επίτευξη αυτού του στόχου, προτείνουµε έναν αριθµό µοντέλων µετασχηµατιστών που συνδυάζουν τον µετασχηµατισµένο κώδικα εισόδου µε πληροφορίες µέσα στα ιστογράµµατα αποστάσεων επαναχρησιµοποίησης και εκτιµούν το ποσοστό αστοχιών κρυφής µνήµης. Εκπαιδεύσαµε και δοκιµάσαµε αυτά τα µοντέλα µε προσοµοιωµένα δεδοµένα και παρήγαµε προβλέψεις υψηλής ακρίβειας για µεγάλο αριθµό πολιτικών αντικατάστασης και µεγεθών κρυφής µνήµης LLC. Αυτά τα δίκτυα µπορούν να λειτουργήσουν ως ένα χρήσιµο εργαλείο στην πρόβλεψη της κρυφής µνήµης και µπορούν να χρησιµοποιηθούν σε πραγµατικές µηχανές σε µελλοντική έρευνα.en_US
dc.languageenen_US
dc.subjectComputer architectureen_US
dc.subjectMachine learningen_US
dc.subjectCache hierarchyen_US
dc.subjectNeural networksen_US
dc.titlePredicting cache misses of different cache architecturesen_US
dc.description.pages71en_US
dc.contributor.supervisorΚοζύρης Νεκτάριοςen_US
dc.departmentΤομέας Τεχνολογίας Πληροφορικής και Υπολογιστώνen_US
dc.description.notesGiven the increasing difference in processing speed between the main memory and the CPU, the role of CPU caches in achieving the maximum possible processing speed is as big as ever. Every cache access that doesn’t find the data has to invoke the main memory, using tens, if not hundreds, of machine cycles. Predicting the behavior of a process prior to execution on different cache architectures is an important task. It will help determine what processor will work best for a program or how to distribute computing power optimally. The immediate goal of this thesis is to propose a machine learning model that will predict as accurately as possible the cache misses of a program depending solely on the cache architecture, the program code, and the reuse-distance histograms. To achieve this goal, we propose a number of transformer models that combine the transformed input code with information within the reuse-distance histograms and lead to an output cache miss ratio. We trained and tested these models with simulated data and produced high-accuracy predictions for a large number of replacement policies and LLC cache sizes. These networks can act as a useful tool in cache prediction and may be used on real machines in future research.en_US
Appears in Collections:Διπλωματικές Εργασίες - Theses

Files in This Item:
File Description SizeFormat 
Markos_ramos_thesis.pdf3.74 MBAdobe PDFView/Open
Show simple item record


Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.