Υλοποίηση ενός χαμηλής κατανάλωσης αναλογικού ταξινομητή για διαθεματικές εφαρμογές με ενσωματωμένα κυκλώματα διαχείρισης ενέργειας

Abstract

Στην εργασία αυτή παρουσιάζεται η σχεδίαση ενός αναλογικού ταξινομητή ψηφιακής εισόδου, η λειτουργία του οποίου βασίζεται στο Μπεϋζιανό μοντέλο, καθώς και μίας μονάδας διαχείρισης ενέργειας για την τροφοδοσία του. Στην προτεινόμενη αρχιτεκτονική του ταξινομητή προστίθενται μετατροπείς Digital-to-Analog για μετατροπή ψηφιακών εισόδων στα αναλογικά σήματα που απαιτεί ο ταξινομητής. Το μοντέλο του ταξινομητή εκπαιδεύεται με χρήση python και όλα τα κυκλώματα σχεδιάζονται για πολύ χαμηλή κατανάλωση ισχύος έχοντας εξωτερική τροφοδοσία τάσης 0.9V και ρεύματα πόλωσης της τάξης μερικών nA. Το προτεινόμενο σύστημα υλοποιείται στην τεχνολογία TSMC 90nm και η επίδοσή του επιβεβαιώνεται με προσομοιώσεις στο Cadence IC Suite.