Please use this identifier to cite or link to this item:
http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/19737
Title: | Μελέτη και σχεδίαση ψηφιακού PLL |
Authors: | Παζιώνης, Πάτροκλος Παναγόπουλος Γεώργιος |
Keywords: | DPLL Vernier TDC PVT Capbank DCO |
Issue Date: | 3-Jul-2025 |
Abstract: | Η παρούσα διπλωματική εργασία πραγματεύεται την μελέτη και την σχεδίαση ενός digital phase-locked loop (DPLL). Από το σύνολο του συστήματος του DPLL δεν θα γίνει αναφορά μόνο στο κομμάτι του ψηφιακού φίλτρου, το οποίο είναι αποκλειστικά ψηφιακό και δεν εγείρει ζητήματα αναλογικής σχεδίασης. Στο κεφάλαιο 1 γίνεται μια γενική εισαγωγή για την χρησιμότητα και αναγκαιότητα των ολοκληρωμένων κυκλωμάτων στην σύγχρονη τεχνολογία. Επιπλέον παρουσιάζεται συντόμως η τεχνολογία την οποία θα χρησιμοποιήσουμε για την σχεδίαση μας, στο σχεδιαστικό εργαλείο Cadence. Τέλος, γίνεται μια σύντομη παρουσίαση των κυκλωμάτων που απαρτίζουν το κλασικό αναλογικό PLL και το ψηφιακό PLL, μια αντιστοίχιση μεταξύ τους καθώς και μια σύγκριση των δύο. Στο κεφάλαιο 2 παρουσιάζονται εκτενώς όλες οι περιφερειακές διατάξεις, βασικές και μη, που θα χρησιμοποιηθούν στην συνολική σχεδίαση του DPLL. Οποιοδήποτε υποκύκλωμα έχει χρησιμοποιηθεί στην σχεδίαση του DPLL επεξηγείται αναλυτικά, ώστε ο αναγνώστης να μπορεί να κατανοήσει εύκολα και σε βάθος, κάθε βήμα της διαδικασίας σχεδίασης. Στο τέλος του κεφαλαίου υπάρχει εκτενής ανάλυση του D Flip-Flop που θα χρησιμοποιηθεί στην σχεδίαση του DPLL. Αναλύεται η σχεδίαση του, η λειτουργία κάθε δομής που το απαρτίζει και γίνεται πλήρης χαρακτηρισμός του. Στο κεφάλαιο 3 γίνεται ανάλυση και σχεδίαση του Time to Digital Converter (TDC) ενός DPLL. Αναλύονται και σχεδιάζονται τρεις διαφορετικές τοπολογίες TDCs. Προσομοιώνονται σε όλο το εύρος των PVT μεταβολών και γίνεται σχολιασμός για το κατά πόσο επιτυγχάνονται με την κάθε τοπολογία, οι σχεδιαστικοί στόχοι που είχαν τεθεί. Στο κεφάλαιο 4 παρουσιάζεται μια καινοτόμα ιδέα για την αντιστάθμιση των PVT μεταβολών ενός Vernier TDC. Η ιδέα αυτή, πέρα από κομμάτι της διπλωματικής εργασίας, έγινε και δημοσίευση και πρόκειται να παρουσιαστεί στο επιστημονικό συνέδριο ISVLSI 2025. Στο κεφάλαιο 5 γίνεται ανάλυση και σχεδίαση του Digitally Controlled Oscillator (DCO) ενός DPLL. Αρχικά παρουσιάζεται η μαθηματική ανάλυση που οδηγεί στην κατάλληλη διαστασιολόγηση των στοιχείων του DCO, ώστε να επιτευχθούν οι σχεδιαστικοί στόχοι που έχουν τεθεί. Στην συνέχεια παρουσιάζεται η σχεδίαση του DCO και τέλος οι απαραίτητες προσομοιώσεις που επιβεβαιώνουν την ορθή λειτουργία του και την επίτευξη των σχεδιαστικών στόχων. Κλείνοντας, η παρούσα διπλωματική εργασία μπορεί να αποτελέσει πολύτιμο βοήθημα για έναν αναγνώστη, ο οποίος επιθυμεί να ασχοληθεί στον τομέα της σχεδίασης μικροηλεκτρονικών κυκλωμάτων. Σε όλο το εύρος της εργασίας έγινε προσπάθεια επεξήγησης κάθε σχεδιαστικού ζητήματος που προέκυπτε με τρόπο σαφή και αναλυτικό, ώστε να μπορεί να γίνει κατανοητή από κάποιον που κάνει τα πρώτα του βήματα στον χώρο της μικροηλεκτρονικής. |
URI: | http://artemis.cslab.ece.ntua.gr:8080/jspui/handle/123456789/19737 |
Appears in Collections: | Διπλωματικές Εργασίες - Theses |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
Διπλωματική_Παζιώνης_Πάτροκλος.pdf | 6.83 MB | Adobe PDF | View/Open |
Items in Artemis are protected by copyright, with all rights reserved, unless otherwise indicated.