Low noise Phase Locked Loop (PLL) σε συχνότητες 6-10.5GHz

Abstract

Η παρούσα διπλωματική εργασία παρουσιάζει τη μελέτη και σχεδίαση βρόχου κλειδώματος φάσης χαμηλού θορύβου, ο οποίος λειτουργεί στο εύρος συχνοτήτων 6-10,5 GHz. Ο βρόχος σχεδιάστηκε χρησιμοποιώντας το PDK της τεχνολογίας 22 nm CMOS FD-SOI της Global Foundries, η οποία υπόσχεται υψηλή απόδοση με μειωμένη κατανάλωση ισχύος. Η διαδικασία σχεδίασης περιλαμβάνει τη σχεδίαση σε επίπεδο σχηματικού, τη φυσική σχεδίαση (layout) και την επαλήθευση της ορθής λειτουργίας μετά τη φυσική σχεδίαση (post-layout simulations). Οι τελευταίες δύο διαδικασίες εφαρμόστηκαν σε επιλεγμένα κυκλώματα και όχι στον πλήρη βρόχο κλειδώματος φάσης. Η ροή της σχεδίασης τεκμηριώνεται και συνοδεύεται από θεω ρητικό υπόβαθρο, αποτελέσματα προσομοιώσεων, καθώς και την ανάλυση των συμβιβασμών (trade-o s) που προέκυψαν στα ενδιάμεσα στάδια, οδηγώντας στο τελικό αποτέλεσμα. Τέλος, η παρούσα εργασία μπορεί να αποτελέσει χρήσιμο βοήθημα όσων επιθυμούν να ασχοληθούν με τη σχεδίαση βρόχων κλειδώματος φάσης