Αρχιτεκτονικές προγραμματιζόμενων κυκλωμάτων για δίκτυα υψηλών ταχυτήτων

Abstract

Η ραγδαία αύξηση του αριθμού των δικτυακών χρηστών οδήγησε στην συνεχή αναζήτηση βιώσιμων λύσεων κλιμάκωσης των χαρακτηριστικών των δικτύων όπως η χωρητικότητα, η ταχύτητα και η επεξεργαστική ισχύ. Μία λύση που έχει αναδειχθεί για αυτό το πρόβλημα είναι η εισαγωγή προγραμματιζόμενης λογικής (reprogrammable logic) σε καίρια σημεία επικοινωνιακών υποδομών λόγω των συνεχώς αυξανόμενων δυνατοτήτων της. Στο πλαίσιο αυτό, το θέμα της διατριβής είναι η χρησιμοποίηση πλατφόρμων προγραμματιζόμενου υλικού (Field Programmable Gate Array) για την υλοποίηση ψηφιακών αρχιτεκτονικών εστιασμένων στην τέλεση λειτουργιών δικτύων σε μέγιστη απόδοση. Ο τίτλος της διατριβής είναι «Αρχιτεκτονικές προγραμματιζόμενων κυκλωμάτων για δίκτυα υψηλών ταχυτήτων» και οργανώνεται σε τρία κεφάλαια. Κάθε κεφάλαιο είναι αφιερωμένο στις διαφορετικές αρχιτεκτονικές που παρουσιάζονται και οι λειτουργίες τις οποίες επιτελούν οι προτεινόμενες αρχιτεκτονικές είναι η δρομολόγηση δικτύων Benes, η αναγνώριση μεγάλου μήκους αλληλουχιών bit με αλλοιώσεις και ως απόρροια αυτού ο συγχρονισμός πλαισίων δεδομένων σε ψηφιακές επικοινωνίες. Οι αρχιτεκτονικές είναι πρωτότυπες και προσαρμοσμένες στις ιδιότητες του υλικού ώστε να εκμεταλλεύονται στο έπακρο τις δυνατότητές του.