Το Πορώδες Πυρίτιο Ως Υπόστρωμα Για Την Ολοκλήρωση Υψηλής Απόδοσης Παθητικών Διατάξεων Rf Και Κεραιών Σε Si

Abstract

Μία από τις κύριες τεχνολογικές προκλήσεις του κλάδου των ολοκληρωμένων κυκλωμάτων, είναι η ταυτόχρονη ολοκλήρωση υψηλής ποιότητας αναλογικών κυκλωμάτων, και κυκλωμάτων ραδιοσυχνοτήτων (RF), μαζί με ψηφιακά κυκλώματα CMOS (Complementary Metal-Oxide-Semiconductor). Μέχρι τώρα, τα περισσότερα από τα κυκλώματα RF κατασκευάζονται σε III-V ημιαγωγούς, αυξάνοντας αρκετά το κόστος κατασκευής ολόκληρου του συστήματος και παρουσιάζοντας υψηλές απώλειες εξαιτίας των διασυνδέσεων. Το κύριο εμπόδιο για την ταυτόχρονη ολοκλήρωση των κυκλωμάτων RF μαζί με τα λογικά κυκλώματα εντοπίζεται στην ολοκλήρωση υψηλής απόδοσης παθητικών στοιχείων RF σε πυρίτιο (Si), το οποίο είναι συμβατό με την τεχνολογία CMOS. Η δυσκολία οφείλεται κυρίως στην χαμηλή ειδική αντίσταση του CMOS Si, αλλά και στην υψηλή σχετική του επιτρεπτότητα. Οι λύσεις που έχουν προταθεί μέχρι στιγμής, όπως δισκίδια παθητικοποιημένου Si υψηλής ειδικής αντίστασης (HR-Si) ή βαθιά αμορφοποιημένο Si μέσω πρωτονικού βομβαρδισμού, δεν έχουν επιτύχει να είναι ταυτόχρονα οικονομικές και ενσωματώσιμες στην τεχνολογία CMOS. Αυτό ακριβώς το κενό, προσπαθήσαμε να γεφυρώσουμε κατά την εκπόνηση αυτής της διατριβής.Στο πλαίσιο της διεξαχθείσας έρευνας, προσπαθήσαμε να αναλύσουμε τα πλεονεκτήματα του τοπικού σχηματισμού πορώδους πυριτίου (PSi) για την μονοψηφιδική ολοκλήρωση παθητικών στοιχείων RF και κεραιών. Το PSi είναι μία νανοδομημένη μορφή του Si, η οποία μπορεί να κατασκευαστεί εύκολα με μεθόδους ηλεκτροχημείας. Σε αντίθεση με το κρυσταλλικό Si, το πορώδες Si έχει υψηλή ειδική αντίσταση και χαμηλή σχετική επιτρεπτότητα. Επιπλέον, το βασικό του πλεονέκτημα είναι ότι μπορεί να σχηματιστεί τοπικά σε δισκίδιο CMOS Si, αφήνοντας όλη την υπόλοιπη επιφάνεια άθικτη για την ολοκλήρωση των ψηφιακών κυκλωμάτων CMOS.Ο πρώτος μας στόχος, ήταν να χαρακτηρίσουμε με ακρίβεια τα στρώματα PSi. Προς αυτήν την κατεύθυνση, ολοκληρώσαμε ομοεπίπεδους κυματοδηγούς (CPW) σε διάφορα στρώματα PSi και αναπτύξαμε μία μέθοδο για να εξαγάγουμε τις διηλεκτρικές τους παραμέτρους με αναλυτικό τρόπο. Η μέθοδος εφαρμόστηκε στις συχνότητες 0-40 GHz και 140-210 GHz, όπου παρατηρήσαμε ότι η σχετική επιτρεπτότητα των στρωμάτων PSi που κατασκευάσαμε ήταν μεταξύ 2 και 3.8, και η τιμή της ήταν σταθερή σε όλο το εύρος συχνοτήτων. Η εφαπτομένη απωλειών ήταν γύρω στο 0.03. Οι εξαχθείσες παράμετροι διαφόρων δειγμάτων PSi χρησιμοποιήθηκαν σε εμπορικά πακέτα ηλεκτρομαγνητικών προσομοιώσεων. Μέσω αυτού, μπορέσαμε να αναπαράξουμε τα αποτελέσματα των μετρήσεων για διάφορες διατάξεις (CPW διαφορετικών χαρακτηριστικών αντιστάσεων και πηνία), αποδεικνύοντας την εγκυρότητα της αναλυτικής μας μεθόδου.Έχοντας χαρακτηρίσει το PSi, συγκρίναμε την απόδοση των CPW και των πηνίων σε PSi, με αυτήν των ίδιων διατάξεων, ολοκληρωμένων σε άλλα υποστρώματα, όπως το παθητικοποιημένο HR-Si και το quartz. Εδώ πρέπει να τονίσουμε ότι το υπόστρωμα παθητικοποιημένου HR-Si έχει εμπορευματοποιηθεί πρόσφατα και θεωρείται μία από τις τεχνολογίες αιχμής για την ολοκλήρωση στοιχείων RF στο Si. To quartz έχει πολύ χαμηλές απώλειες και χρησιμοποιείται σε τεχνολογίες διακριτών στοιχείων RF. Γι’αυτό το λόγο, στη σύγκριση χρησιμοποιήθηκε ως υπόστρωμα αναφοράς. Αυτό που παρατηρήσαμε, είναι ότι το PSi παρουσιάζει πάρα πολύ χαμηλές απώλειες, χαμηλότερες από το παθητικοποιημένο HR-Si και συγκρινόμενες με του quartz. Αυτό οδηγεί σε χαμηλές απώλειες των γραμμών μεταφοράς και αυξημένο συντελεστή ποιότητας των πηνίων. Ειδικότερα, ο συντελεστής εξασθένισης που μετρήθηκε για τα CPW είναι ένας από τους χαμηλότερους μεταξύ των τεχνολογιών που είναι συμβατές με τη CMOS. Επιπλέον, αναδείξαμε ότι η πολύ χαμηλή σχετική επιτρεπτότητα του PSi μειώνει τη χωρητική σύζευξη των διατάξεων με το υπόστρωμα, γεγονός που οδηγεί σε χαμηλότερες παρεμβολές μεταξύ των διατάξεων και υψηλότερη συχνότητα λειτουργίας των πηνίων. Αυτή η ιδιότητα επιτρέπει, επίσης, την ολοκλήρωση σε Si, CPW μεγάλης χαρακτηριστικής αντίστασης, διατάξεις που είναι κρίσιμες για την κατασκευή ολοκληρωμένων βαθυπερατών φίλτρων.Στο τελευταίο κομμάτι αυτής της διατριβής ασχοληθήκαμε με την ολοκλήρωση διπολικών κεραιών σε υπόστρωμα PSi. Οι κεραίες σχεδιάστηκαν να λειτουργούν στα 50 GHz και 100 GHz. Παρατηρήσαμε ότι με τη χρήση PSi μειώνονται οι απώλειες του υποστρώματος και βελτιώνεται η απόδοση των κεραιών σε σχέση με αυτές που είναι ολοκληρωμένες σε CMOS Si. Μέσα από ανάλυση, η οποία έγινε μέσω προσομοιώσεων, μπορέσαμε να προσδιορίσουμε τις αναγκαίες διαστάσεις και ιδιότητες της περιοχής του PSi (πλάτος, μήκος, πάχος και σχετική επιτρεπτότητα), ώστε να επιτυγχάνεται η βέλτιστη απόδοση της διπολικής κεραίας. Χρησιμοποιώντας τις βέλτιστες συνθήκες, προβλέψαμε ότι μπορεί να επιτευχθεί κέρδος ίσο με 1 dBi, μία τιμή που είναι πολύ ικανοποιητική σε σχέση με αυτές που μπορούμε να βρούμε στη βιβλιογραφία.Συμπερασματικά, μέσα από τη διατριβή δείχθηκε ότι το PSi είναι μία πολύ ανταγωνιστική λύση για την μονοψηφιδική ολοκλήρωση παθητικών στοιχείων RF και κεραιών σε υπόστρωμα Si. Η κύρια συμβολή αυτής της εργασίας είναι να εμπλουτίσει το χαρακτηρισμό του PSi, αναπτύσσοντας μία ακριβή και επαναλήψιμη μέθοδο και στοχεύοντας στη διευκόλυνση των σχεδιαστών ολοκληρωμένων κυκλωμάτων RF. Παράλληλα, απεδείχθη ότι το PSi βελτιώνει πολύ την απόδοση των παθητικών διατάξεων RF (CPW, πηνία). Επιπλέον, για πρώτη φορά ολοκληρώθηκε κεραία πάνω σε PSi, δείχνοντας τα πλεονεκτήματά του και επεκτείνοντας το εύρος των διατάξεων που επωφελούνται από τη χρήση του.In the state-of-the-art technologies for integrated circuits, there is a gap between the standard complementary metal-oxide-semiconductor (CMOS) technology and the on-chip integration of high-performance radiofrequency (RF) analog devices (mainly passive ones) and antennas. Currently, most of the integrated RF systems are fabricated on III-V semiconductor substrates, which increases the fabrication cost of the entire system. Up to now, none of the solutions that have been proposed (e.g. passivated high-resistivity silicon-on-insulator wafers, proton bombardment) achieves to be at the same time effective, cheap and easily integrated within the CMOS processing. The bridging of this gap was the driving force of the research conducted within the framework of my PhD.Within this thesis, we investigated the advantages of porous silicon as a local substrate for the on-chip integration of RF passive devices and antennas. Porous silicon is a nanostructured form of Si, which can be easily formed by electrochemistry. In contrast to bulk Si, porous Si is a high-resistivity and low-permittivity material and its main advantage is that it can be locally formed on the Si wafer. The latter means that porous Si is formed only in the areas below the passive devices, while the rest of the wafer surface is left intact for the integration of CMOS electronics.Our first objective was to perform an accurate characterization of the PSi layers. Towards this, we have fabricated coplanar waveguides (CPWs) on several PSi layers and developed a method to extract analytically the dielectric parameters of the PSi layers. This method was applied in the frequency range 0-40 GHz and 140-210 GHz. We observed that the dielectric permittivity of the fabricated PSi layers was between 2 and 3.8, and its value was proven to be almost constant in both frequency ranges. The loss tangent, within the aforementioned frequency range, was around 0.03, presenting a slight tendency to decrease at higher frequencies. Using the extracted parameters of several PSi layers in commercial simulation software, we could reproduce the response of a variety of devices, as CPWs of different designs and inductors, a fact that proved the validity of our analytical method. Having characterized the PSi layer, we compared the performance of CPWs and inductors on PSi, with the performance of the ones fabricated on state-of-the-art substrates i.e. trap-rich high-resistivity Si (HR-Si) and quartz. We have to point-out that the trap-rich HR-Si substrate has been recently commercialized and is thought to be one of the best solutions for the integration of on-chip RF systems, up to now. Quartz is a standard high-performance off-chip substrate and it is used as a reference. We observed that porous silicon presents extremely low losses, lower than the ones of trap-rich HR- Si and comparable to quartz’s. This leads to reduced attenuation and increased quality factor of the CPW transmission lines, as well as to increased quality factor of the inductors. Especially in the case of the CPW transmission lines, the measured attenuation is one of the lowest ever achieved in CMOS compatible technologies. Moreover, we have shown that the very low relative permittivity of PSi reduces the capacitive coupling to the substrate, leading to reduced crosstalk between the devices and to increased operating frequency of the inductors. This property of PSi also allows the on-chip integration of low-loss, high characteristic impedance CPW transmission lines on the low resistivity CMOS substrate, a fact that is critical for the fabrication of high performance stepped-impedance filters.Extending the range of devices, porous silicon layers were used as substrates for the integration of miniaturized antennas, designed to operate at 50 GHz and 100 GHz. We observed that the use of porous Si reduced the substrate losses of the antennas and improved their performance, compared to standard antennas on CMOS Si. Through simulation analysis we could extract the necessary dimensions of the porous Si area, in order to achieve optimized performance of a thin film dipole antenna. The simulated optimized gain of this dipole antenna could be as high as 1 dBi, which is an excellent result compared to the literature.Conclusively, we believe that PSi can be a very competitive solution for the on-chip integration of passive RF devices with CMOS logic. The main achievement of this research was to enrich the characterization of porous Si layers, aiming to produce a reproducible and well characterized material that will be easily used by RF circuit designers. In parallel, we showed that PSi greatly reduces the losses of the RF passive devices (CPW, inductors). Finally, we integrated millimeter wave antennas on PSi for the first time, expanding the device toolbox that can be benefited by the use of porous Si.